Страница 326 из 333 ПерваяПервая ... 226276316323324325326327328329 ... ПоследняяПоследняя
Показано с 3,251 по 3,260 из 3324

Тема: HiQSDR\HiQTRX

  1. #3251
    Нажмите на изображение для увеличения. 

Название:	filtr1.jpg 
Просмотров:	115 
Размер:	56.9 Кб 
ID:	259064
    может кому пригодится инфо.
    когда боролся с помехой от ФМ станций в городе на диаппазоне 21мгц на прием , помог вот такой фильтр от Motorola Radius.
    помеху почти полностью подавил и цифрой и телеграфом провел много связей c DX.
    ux2hh
    1111111


  2. #3252
    А кто подскажет, как инвертировать сигнал TX_ACTIVE (pin 6).
    А еще лучше - получить два сигнала, прямой и инверсный на pin 6 и pin 7.
    У меня сейчас прошивка 1.4. TX_ACTIVE выведен на pin 6, FDX - на pin 7.
    Проблема в том, что РА включается прямым сигналом, а DPF - инверсным.
    Хотелось бы сделать программно, в прошивке.
    Владимир, ex: RZ3VZ, UR9MY

  3. #3253
    RL1W,
    У меня прошита версия fpga_ver3-sg8_IMD.
    там в файле Transceiver.v поменяйте всего 4 строчки(остальное тут просто для сравнения оставлено) и прокомпилируйте проект, прошейте.эти строчки можно и по другому настроить, если контакты другие надо.

    // DAC data; clock is "clock" on pin 150
    output signed [13:0] dac_data;
    // Additional control bits for the HiQSDR.
    // The connector X2 uses pins 45 and 46.
    output [7:0] Conn_X1; // UX2HH
    output [4:0] attenuate;
    output AntSwitch;

    // Use a phase locked loop PLL to generate the ADC clock based on adc_clock
    wire rx_clock; // clock for ADC, etc.
    wire half_clock; // half speed clock for ethernet
    wire pll_rx_locked; // PLL lock indicator
    pll_rx prx (adc_clock, rx_clock, half_clock, pll_rx_locked);

    // Use a phase locked loop PLL to generate the DAC clock based on input clock
    wire tx_clock; // clock for transmit
    wire slow_clock; // slow clock for key delays, etc.
    wire pll_tx_locked; // PLL lock indicator
    pll_tx ptx (clock, tx_clock, slow_clock, pll_tx_locked);

    // This module resets everything on power start.
    ethernet_reset ereset (slow_clock, eth_nRESET);

    // Generate transmit and receive keys with delays
    wire key_down_rx, key_down_tx;
    wire key_down; // True to transmit any mode
    wire [7:0] tx_ctrl;
    // These are the tx_ctrl bits:
    // 0: enable CW transmit
    // 1: enable all other transmit
    // 2: use the HiQSDR extended IO pins not present in the 2010 QEX ver 1.0
    // 3: the key is down (software key)


    assign key_down = tx_ctrl[3] |
    (tx_ctrl[2] ? (tx_ctrl[0] ? key_input : ptt_input) : key_input);
    tx_delay td(slow_clock, key_down, txDelay, Conn_X1[5]);
    //assign Conn_X1[5] = ~key_down;


    key_delays kd (slow_clock, eth_nRESET, key_down, key_down_rx, key_down_tx);




    wire [15:0] vna_count; // number of VNA scan data points; zero for non-VNA operation
    wire [7:0] txDelay; // delay for tx off in cw mode
    // These extended IO bits are used by the HiQSDR:
    wire [31:0] Extend_IO;
    assign Conn_X1[6] = key_down; //UX2HH
    assign Conn_X1[4:0] = tx_ctrl[2] ? Extend_IO[4:0] : 5'd0;
    assign attenuate = tx_ctrl[2] ? Extend_IO[12:8] : 5'd0;
    assign AntSwitch = Conn_X1[6]; //UX2HH
    assign Conn_X1[7] = !key_down; //UX2HH


    assign led_red_2 = led_red; // Duplicate clip indicator
    assign led_y1 = (LED == 0); // turn on for any LED bit true (errors)
    assign LED[7] = ~ (pll_rx_locked && pll_tx_locked); // LED[7]: PLL not locked
    assign adc_reset = ~ eth_nRESET; // the ADC requires a reset pulse 2 usec
    clip_led cl (slow_clock, adc_overrange, led_red); // turn on LED for ADC clip

    Добавлено через 13 минут(ы):

    я тут для себя делал и вам может придется чуть подправить для себя.
    Conn_X1[5] задекларирован. попробуйте и разберетесь.
    Последний раз редактировалось yuri315; 21.03.2017 в 15:35.
    1111111

  4. #3254
    Спасибо, Юрий, ща поэкспериментирую.

    Добавлено через 37 минут(ы):

    Все получилось, pin 6 - прямой, pin 7 - инверсный.
    Последний раз редактировалось RL1W; 21.03.2017 в 16:45.
    Владимир, ex: RZ3VZ, UR9MY

  5. #3255
    Аватар для RA4UIR
    Регистрация
    24.09.2005
    Адрес
    Ruzaevka
    Сообщений
    1,193
    Позывной
    RA4UIR
    Выпилил пятаки под транзисторами, вложил туда выпиленные медные 'вкладыши', эффект дало отличный, ток покоя больше так дико не плывет, радиатор под платой выполняет свою функцию. Еще пришлось отказаться от дорогущих смд подстроечных резисторов, в пользу многооборотных, так как почти невозможно было точно ток покоя выставить. Драйвером пока доволен, по крайней мере на выходе синусоида, в ссб до 22 в прыгает стрелка вольтметра на 50 Ом (аттенюатор сделал 3 дб, а не 6 на входе). Еще, не знаю на сколько правильно я поступил, входной трансформатор 1к 9, изготовил так,- намотал 3 витка первичной обмотки, а вторичную подбирал, на вход антенный анализатор,- на выход 450 Ом резистор, подматывал по 1 витку до получения на входе 50 Ом. Точно не знаю, вышло по моему витков 7-8 вторичная обмотка.

    Нажмите на изображение для увеличения. 

Название:	IMG_20170322_213918_1.jpg 
Просмотров:	86 
Размер:	234.9 Кб 
ID:	259194
    Нажмите на изображение для увеличения. 

Название:	IMG_20170323_150032_1.jpg 
Просмотров:	126 
Размер:	1.40 Мб 
ID:	259195
    Дмитрий

  6. #3256
    Запускаю передачу.
    Нажмите на изображение для увеличения. 

Название:	2017-03-30_12-56-06.png 
Просмотров:	93 
Размер:	69.8 Кб 
ID:	259734
    Вот такая картинка получается. Выход платы на вход через внешний аттенюатор -20dB.
    Это нормальный сигнал или есть недостатки ?
    Просто в теме так много картинок, всяких и разных...
    Владимир, ex: RZ3VZ, UR9MY

  7. #3257
    Аватар для Genadi Zawidowski
    Регистрация
    22.07.2004
    Адрес
    Санкт-Петербург
    Сообщений
    9,032
    Записей в дневнике
    16
    Позывной
    UA1ARN
    Цитата Сообщение от RL1W Посмотреть сообщение
    Это нормальный сигнал или есть недостатки
    есть недостатки. Смотрите выше по теме про "веселый" ЦАП, там есть рецепты как исправить прошивку для обхода проблемы ЦАП.
    Последний раз редактировалось Genadi Zawidowski; 30.03.2017 в 13:16.
    ... Я там глубину сам промерял!

  8. #3258
    Цитата Сообщение от RL1W Посмотреть сообщение
    Это нормальный сигнал или есть недостатки ?
    Здравствуйте! к сожалению это ужасный сигнал
    73! Сергей

  9. #3259
    Заменил ЦАП. Теперь вот так получилось.

    Нажмите на изображение для увеличения. 

Название:	2017-03-30_18-18-30.png 
Просмотров:	203 
Размер:	110.1 Кб 
ID:	259767

    Вроде нормально...
    Последний раз редактировалось RL1W; 30.03.2017 в 18:29.
    Владимир, ex: RZ3VZ, UR9MY


  10. #3260
    Нормально будет при -70 дБ.

Страница 326 из 333 ПерваяПервая ... 226276316323324325326327328329 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. Трансивер HiQSDR-mini
    от rolin в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 974
    Последнее сообщение: 16.10.2017, 21:33

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •