ИнтересныСообщение от romanetz
Интересны
Интересный вы вопрос подняли. Почитал датиш на AD6645 и AN-501( между строк, да и схемотехник из меня не очень), много нового для себя узнал. Как я понял, основная проблема в том, что фпга добавляет джиттер в фазу, что отрицательно сказывается на точности аналого-цифрового преобразования, это в конечном счете, отрицательно влияет на шумовую дорожку. Плюс сюда добавляется низкая стабильность по pps генератора, пока он не прогрелся, хотя меня это не сильно волнует.
Отсюда возникли вопросы:
1. завелся ли у вас ацп на 125Мгц?
2. Что нужно поправить в ExtIO.dll для того, что бы у меня было тактирование АЦП на 122.88Мгц(хочу применить vcxo c pecl выходом) ?
3. fir и прочее рассчитано на 96Мгц, их надо править или можно только ExtIO.dll поправить ?
PS в кто-нибудь может объяснить по картинкам, каково будет влияние плохого джиттера фпга на интересующих нас частотах ?
Спасибо от RA3APW
В бОльшей степени джиттер тактового сигнала будет влиять на SNR при наличии мощных сигналов на входе - т.е. эффект от тактового сигнала с большим джиттером будет аналогичен эффекту от шумного синтезатора/гетеродина в классическом радио.
При частоте 122,88 МГц - децимацию cic фильтра нужно установить 64 вместо 50, при этом ExtIO.dll править не надо.
При частоте 125 МГц нужно поменять коэффициент децимации cic фильтра и ExtIO.dll.
Спасибо от UA4WAQ
Dll нужно править во всех случаях, иначе будет неправильный код частоты отправляться приемнику.
При частоте 96 МГц после cic фильтра с децимацией 50 получаем: 96000000 / 50 = 1920000.
При частоте 122,88 МГц после cic фильтра с децимацией 64 получаем: 122880000 / 64 = 1920000.
Соответственно, последующие memcic и fir фильтры будут работать на той же частоте стробов и выходная частота отсчетов не изменится. Только тактовую частоту действительно нужно будет поправить в DLL.
Хороший вопрос.PS в кто-нибудь может объяснить по картинкам, каково будет влияние плохого джиттера фпга на интересующих нас частотах ?
Влияние большого джиттера (фазового шума) однозначно негативно отразится на SNR принимаемого сигнала.
При этом преимущество использования 16-ти битного АЦП может быть потеряно.
При принятии решения какой тактовый сигнал использовать надо сравнивать уровень фазового шума обоих решений.
Например, при выборе из двух вариантов 1) тактовый сигнал от FPGA, полученный PLL умножением и 2) сигнал с выхода CXO (или OCXO) выбор однозначно будет в пользу CXO (OCXO). Так, если обратиться к таблице (сообщение 382), то типичный джиттер с FPGA будет от 33 до 50 пс. Типичный джиттер для не самого лучшего OCXO будет меньше 0.2 пс.
Теперь если обратиться к первому графику, то видно, что при входной частоте принимаемого сигнала 30 МГц уровень SNR принимаемого сигнала теоретически может быть более 90 дБ для CXO(OCXO). Для той же входной частоты при использовании FPGA уровень SNR принимаемого сигнала будет существенно менее 60 дБ !!! То есть имея в «железе» 16-ти битный АЦП мы плохим сигналом тактового генератора низводим дорогостоящий АЦП ниже уровня 10-ти битного АЦП.
Так как джиттер и фазовый шум величины коррелируемые, то можно оперировать обоими значениями при выборе опорных источников. Однако измерять удобнее фазовый шум источника.
Если принимаемый сигнал является узкополосным (например, WSPR с девиацией 1.46 Гц), то встает дополнительное требование к стабильности (а иногда и точности частоты) опорного генератора. Для этих целей желательно использовать вариант внешнего опорного генератора, в том числе с синхронизацией по GPS (GPSDO – GPS disciplined oscillator).
Как вариант – использование приемников GPS с внутренним TCXO на частоту 30.72МГц и получение частоты 122.88 МГц умножением PLL в 4 раза с узким фильтром. Испытывал вариант такого приемника uBlox LEA-M8F – впечатления очень положительные.
Карен, а как Вы оцениваете такую структуру:
1PPS поступает на FPGA и тактирует что-то вроде частотомера - например с восьмисекундным окном измеряется частота генератора. Полученное значение используется в математике для расчета управляющих слов для NCO в приемнике.
Таким образом, раз в десяток секунд (например) корректируем настройку.
Геннадий,
идея понятна, но есть у меня сомнения (или как говорит мой друг - "Мухтар сомневается") в том, что это решит вопрос с уровнем фазовых шумов - именно из-за идеологии построения NCO.
Эти сомнения основываются на личном не богатом опыте общения с NCO именно на предмет джиттера/фазового шума.
Однако мы имеем мощный инструментарий - возможность проведения измерений ФШ и в моем и в Вашем вариантах.
Какой уровень ФШ я могу получить от разных опорников VCXO (OCXO) на 122.88 МГц я знаю.
Давайте сравним полученный Вами результат с NCO FPGA и на основе этих данных сделаем однозначный вывод.
И еще одна вещь.
При гонке по минимизации ФШ опорного/тактового сигнала следует все же разумно определить "а какой реально минимальный уровень ФШ тактового сигнала на самом деле нужен для разных условий эксплуатации".
Так сам TCXO е подстраивается, происходящее похоже на ситуацию, когда раз в десяток секунд (раз в минуту) оператор на доли герца подстраивает частоту настройки трансивера.
А от NCO в структуре duc/ddc не убежать.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
