Последний раз редактировалось Ra9cin; 15.02.2017 в 07:17.
Ну и славно что разобрались, но чудны дела, точно такая же плата шьется как EPCS16 безо всяких манипуляций, 15-й квартус
У меня тоже точно такая же плата. Стоит 25P16VG. Соответственно и шьется как EPCS16 без проблем. Видимо паяют из того, что есть.
Вчера приехал DAC904, жду Ethernet PHY, который уже в Москве. Надеюсь за неделю-две доедет.
Вчера попробовал тактировать АЦП разными частотами, пока от PLL FPGA. И на 100 и на 120 МГц работает, нагрев заметно не увеличивается.
Естественно, при смене C1, менял частоты ОГ и семплирования в ExtIo.dll, а так же С3 делал равной учетверенной частоте выходных данных.
Все работает, но частота устанавливается с ошибкой, примерно на 3-4 кГц на 25 МГц.
Сергей, и еще мне не дает покоя эта картинка http://www.cqham.ru/forum/attachment...5&d=1481341831
Если не сложно, при каких условиях это было получено? Включены ДПФ и УВЧ? При каком уровне калибровался софт?
Просто у меня результат пока разительно хуже. При RBW 1,5 Гц получается около -125 - -130 дБ шумовая полка у АЦП с замкнутым входом (на входе АЦП трансформатор). HDSDR калибрую при уровне -70 dBm.
Пока все это выглядит так:
При подключении генератора шумовая полка сильно возрастает (на 30 дБ примерно), хотя аттенюатор 40 дБ прямо на входном разъеме стоит. Подозреваю, что непосредственно у входа нужно ставить ФНЧ?
Владимир, спасибо за информацию по рабочим частотам для АЦП.
По поводу калибровок, да, все верно, включен постоянно УВЧ ~12-15 дБ и ДПФ, непосредственно на входе АЦП, соединение коаксиал 3 см, это можно увидеть на картинке из стартового топика. С генератора давал и -17 дбм, и через 30 дб, -47 дБм соответственно, шумовая полка растет и у меня, но у меня изначально генератор грязный, он не предназначен для этих целей, но точно известен его выходной уровень, поэтому в моем случае нельзя было точно понять чем вызван рост шума. Теперь же очевидно что в моем случае есть сумма грязного генератора + грязь PLL FPGA, но при отсутствии сигнала полка садится ровно на расчетное значение.
Попробуйте перенести аттенюатор на вход АЦП
По поводу такой большой ошибки в частоте - есть нюанс, я не сильно заморачивался на данный момент, и писал то как в начале темы, что ддл генерит только слово 24 бита, а не 32, и я еще ничего не исправлял ни в коде длл, ни в коде приемника, там элементарно фиксится, но даже в этом случае ошибка должна быть гораздо меньше, десяток герц, возможно у вас опорный генератор на плате не точно 50 МГц.
Последний раз редактировалось EU1SW; 15.02.2017 в 11:25.
Спасибо от UF3K
это файл для Quartus
==============
Под какой ещё Quartus ?
Комментарий модератора
- UN7RX:
- Вас что, в Google забанили?
Последний раз редактировалось UN7RX; 15.02.2017 в 14:50.
Немного лениво считать, но ошибка при 24 битах должна быть маленькой, Вы правы - порядка десятков герц.
Частоту 50 МГц на FPGA проверял - там тоже ошибка в десятки герц.
Грешным делом подумал, а не может АЦП не на каждый отсчет отрабатывать? Просто тоже не вижу причин почему при 96 МГц все совпадает с точностью до десятков Герц, а при других опорах расползается.
Что касается генератора, то да, я ленивый вариант использую - встроенный DDS осциллографа DSO4102C. Но перед этим я его проверял с FT-897D и аналоговым SDR, небольшие спуры на некоторых частотах есть, но шумовую полку он ни где не задирал даже при приличных уровнях выхода. Т.е. динамический диапазон 130 дБ по односигналке посмотреть проблем не было.
Аттенюатор 40 дБ у меня стоит прямо на выходе измеритльного кабеля.
Сегодня попробую ферритовых защелок на кабель поставить. Есть еще пара мыслей...
Кстати, вдруг кому-то будет полезно. Все "чудеса", которые у меня наблюдались вначале, были от грязного питания аналоговой части АЦП от 5 В USB. Поставил нормальный стабилизатор - глюки исчезли. Пусть пока по шумам не очень хорошо, но все стабильно.
Владимир, уж простите за комментарий )
на мой взгляд не совсем логично выглядит момент, когда специально паяя длинный шлейф, на макете разворачиваете АЦП входом поближе к ПЛИС и шине
Владимир, а не хотите попробовать затактироваться ради эксперимента прямо от набортных 50 МГц, используя ПЛЛ только для Езернета?
Если дело в шумах ПЛЛ то полка должна перестать взлетать при подаче сигнала...
Сам я пока не могу провести эксперимент.
Последний раз редактировалось EU1SW; 15.02.2017 в 13:25.
Сергей, нормальный комментарий, не за что извиняться )
Я прежде все так прикручивать довольно активно покрутил все просто на столе и не смог заметить что бы полка сильно плавала от положения плат или шлейфа. Плавает, конечно, но не на 30 дБ.
От 50 МГц пробовал, но еще до нормального питания АЦП. Нужно будет повторить. Надеюсь сегодня вечером попробую еще раз.
Вообще говоря, не вижу в использовании PLL ничего страшного, пока мы находимся в 1-й зоне Найквиста. Но это пока теоретические измышления, будем проверять.
формально, если данные из таблицы соответствуют реальному положению дел, то с таким джиттером, 30-50 пс, даже в первой зоне найквиста имеем бооольшие проблемы, но без сигнала этого не видно, а по сигналу с антенны тоже трудно что-то сказать, потому что шумовая обстановка в эфире у каждого своя, и при отсутствии измериловки можно только оценить, сравнив например показания S-метра на пустом участке какого нибудь диапазона и образцового приемника заведомо выше классом, переключая антенну
Косвенно могу тоже подтвердить наличие артефактов, пока неустановленной природы, на 8 МГц у меня переключается ДПФ с 4-8 на 8-16, так вот полка при этом ведет себя по разному в разное время суток, это как раз связано с тем, что в вечернее-ночное время мощнее сигналы в 4-8 МГц, а днем соответственно в районе 13 МГц. Вот такое наблюдение.
Скрестил хермес-лайт и ацп. Всё в макетном виде. На кусок провода слышу в HDSDR китайские вещалки. Полоса 384 кГц. Буду делать нормальную антенну. До встречи в эфире на 40 метрах.
Нагрев АЦП такой, что палец не терпит. И это всего лишь при 73,28 МГц тактовой...
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)