Страница 3 из 108 ПерваяПервая 1234561353103 ... ПоследняяПоследняя
Показано с 21 по 30 из 1072

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    EU1SW
    В этой теме предлагается конструкция SDR трансивера из готовых модулей на основе исходных кодов OpenHPSDR & Hermes-Lite, протокол обмена совместим с
    Hermes, управляющая программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, совместим с программой HermesVNA с функционалом векторного анализатора.

    Скрытый текст

    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720, из необязательных компонентов - УВЧ на BFG591, ДПФ.
    Для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. FPGA PLL используется для внутреннего тактирования. Плата АЦП модифицирована, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2. Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц RMDR в 10 кГц порядка -120 дБ, IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jic
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин.

    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП.


    UPDATE 02.01.18

    Скрытый текст

    Добавлен код формирования огибающей CW непосредственно в FPGA
    Самоконтроль CW в наушниках, подключенных к FPGA
    Управление реле преампа от значения аттенюатора Гермес, аттенюация больше -20 выключает реле
    З.Ы. пины по умолчанию изменены для совместимости с платой, перепаяной на 22к ПЛИС, измените под свою распиновку




    Обновление от 10.02.2018

    Hermes_Lite_22k_CW_s idetone_fix192_cwkey _input_tune_out_powe r_control.zip

    Скрытый текст

    Обновление для 22k
    Расширеные кордики RX/TX (low spurs)
    Фиксированный выходной рейт 192 кгц
    2RX+ 1TX
    cwkey input - вход для вертикального ключа или датчиков CW, semi break, время задержки ptt выставляется в powersdr
    активное состояние - пин на массу, поэтому сразу рекомендую в целях сохранности входов ПЛИС цеплять транзисторный оптрон, а светодиод либо подтягивать к плюсу, если у вас ключ, либо выход датчика с ОК, либо соответственно на массу, если ваш датчик выдает логический уровень.
    Аналогично поступить и со входом ptt_in.
    tune output - выход индикации режима tune, в powersdr необходимо включить опцию apollo (tnx rolin)
    регулировка выходной мощности в режиме Гермес, будет работать как регулировка с передней панели софта, так и калибровка в сетапе по диапазонам.
    DAC_ALC - шимированный выход 0-3,3 вольта
    На выходном пине ПЛИС монтируем делитель, например 4,7 и 3 кОм, что бы привести верхнюю границу к опорному ЦАП 1,25 вольта, и фильтрующую емкость.
    Изменения в обвесе DAC: пин
    INT/EXT (16) поднять с массы и подключить к аналоговому плюсу DAC, сигнал с выхода делителя подать на референсный вход REFIN (17), вход высокоомный, дополнительная блокировка по ВЧ будет не лишняя.
    Не забудьте пожалуйста расставить пины согласно своего хардверного дизайна.
    todo: аудиокодек, медленный АЦП


    Обновление от 11.02.2018
    Hermes_Lite_22k_CW_s idetone_fix192_cwkey _input_tune_out_powe r_control_WM8731_OK. zip

    Скрытый текст

    Обновление для 22k (Tnx Василий UR5KIM! за тестирование и багфикс )
    Теперь микрофон и наушники на борту
    аппаратный I2S кодек Wolfson WM8731, использовалась платка с Али наподобие такой https://ru.aliexpress.com/item/FREE-...674210328.html
    требует доработки, нужно поднять 2 ножки, для перевода контрольного интерфейса в режим SPI
    Для совместимости параллельно оставлен текущий код дельтасигма модуляторов для наушников из предыдущих версий
    О доработке немного позже
    Пожалуйста не забывайте выставлять распиновку в соответствие со своей хардверной конфигурацией.




    Информация от RX3QFM
    Добавлен хелп по работе с Quartus (версия 15.0 Web Edition) и программированию FPGA





    Информация от UR5KIM
    Схемы и рисунки печатных плат модуля усилителя ВЧ приемника и модуля ЦАП передатчика.

    Скрытый текст

    Файлы корректировались мною после изготовления плат для устранения замеченных недостатков, так что возможно чего-то не учел. Но, надеюсь, что все нормально.
    Схемы в spl, а печатные платы в lay6 форматах. На всякий случай прикладываю файлы схем в графическом виде, а рисунки печаток в pdf файлах. За масштаб при их распечатке не ручаюсь.
    В схеме DAC модуля нарисовано два варианта подключения питания аналоговых узлов микросхемы DAC904E - 3,3 Вольта или 5 Вольт. Эти цепи нарисованы штриховой линией. На печатной плате это подключение нужно сделать, запаяв соответствующую ферритовую бусину. Одновременно должна быть запаяна только одна бусина из двух, помеченных красной точкой на рисунке платы в файле формата lay6!
    Печатки довольно простые, но для облегчения монтажа при наведении указателя мышки на любой элемент в программе SprintLayout подсвечивается номинал этого элемента.
    Платы двухсторонние. Нижняя сторона сплошная фольга, которая используется как общий провод. Она зенкуется в нужных местах под выводы разъемов и перемычки, которая есть на плате усилителя. Подключение элементов к нижнему слою фольги производится короткими отрезками провода или монтажными пистонами, которые пропаиваются с двух сторон платы.
    При изготовлении плат способом ЛУТ рисунки нужно печатать зеркально.
    Подключение микросхемы ЦАП к выводам Альтеры должно соответствовать вашему варианту компиляции программы. Я указал на схеме свой.
    Что непонятно - спрашивайте, постараюсь ответить.




    Обновление от 11.02.2018 - доработка аудиокодека

    Полная схема соединений малосигнальной части готового варианта и описание от 14.02.18




    От RA4UKL. Update 02.01.18
    Желающим собрать плату ADC самостоятельно, пост. Схема даташитная, плата обновлена.




    Флуд в теме будет пресекаться без увещеваний и споров. Не нужно превращать тему в хлам из трепа и "умных" теоретических рассуждений, уводящих тему в словесное болото! В теме ТОЛЬКО о выложенной конструкции и все для нее.
    Последний раз редактировалось UN7RX; 22.02.2018 в 19:27.
    73! Сергей



  2. #21

    Регистрация
    07.08.2006
    Адрес
    KO91OO
    Сообщений
    173
    Позывной
    RX3QFM
    Олег, делали, делали )))
    Там ну очень все мутно и необычно. Дима RZ3QD на работе смотрел на нормальных приборах. Там все "плавает" на 30-40 дБ по IMD причем от разводки платы. По этой причине цифр вменяемых пока произнести неможно (((
    Типа "в принципе неплохо", но топовых параметров нет. Я понимаю, насколько все это некрасиво звучит.
    Могу одно сказать, что усиление (УВЧ) IMD не ухудшает (в отличие от аналоговых схем), да это и в симуляторе AD видно.
    Когда мы будем готовы назвать какие-нибудь цифры, мы назовем.
    73! Владимир.

  3. Спасибо от UR3IQO

  4. #22
    Цитата Сообщение от UR3IQO Посмотреть сообщение
    по части интермодуляции третьего порядка кто-нибудь замеры делал
    не, мне пока нечем, увы...
    Владимир, опередил )
    73! Сергей

  5. Спасибо от UR3IQO

  6. #23
    Владимир, спасибо за информацию!

    Цитата Сообщение от RX3QFM Посмотреть сообщение
    Там все "плавает" на 30-40 дБ по IMD причем от разводки платы.
    Кстати, а тестовые платы с АЦП сколько слоев были?

    P.S. Это я подумываю все не переехать ли мне на DDC, но похоже, чтобы решить нужно самому поиграться с этим делом...
    С Уважением,
    Олег

  7. #24

    Регистрация
    07.08.2006
    Адрес
    KO91OO
    Сообщений
    173
    Позывной
    RX3QFM
    Олег, платы у китайцев 2-хслойные. В теории там и на 2-х слоях развести - нет особых проблем.
    Вот и чтобы решить - точно, именно надо самому поиграться.
    Нам очень понравилось, но это опять же не топовый трансивер для КВ. Идея была не про КВ (ну это у меня лично), а про много недорогих ПЧ для УКВ, и в этом применении, просто супер.
    Если надо серьезное КВ, то наверное нужно более серьезный АЦП, или делать ДПФ. С ДПФ, я полагаю, вообще в КВ диапазоне будет все нормально (или самодостаточно). У всех условия разные, и одно дело слушать 20 м на штырь, и совсем другое на 5 над 5-ю на высоте 40-60м.
    73! Владимир.

  8. Спасибо от UR3IQO

  9. #25
    Цитата Сообщение от RX3QFM Посмотреть сообщение
    но это опять же не топовый трансивер для КВ.
    Олег, Владимир, но вот по финалу, после того как разобрались с фазовыми шумами PLL FPGA, как я и писал в старт топике, у меня теперь этот же АЦП стоит с отключаемым предусилителем в 24 дБ (я BFG591 разогнал по усилению, 0 dBFS при этом равен -20 дБм) с одним ФНЧ на 35 МГц, оффсетный диполь на 80-метров, сигналы вещалок 40 метрового под -30. В этих условиях пока еще не представился случай отключать УВЧ, хотя и без него начиная от 14 МГц и ниже по частоте шум антенны превышает шум АЦП от 6 до 30 дБ, в зависимости от диапазона. А при выключенном УВЧ 0 dBFS на +4,8 дБм. MDS (500) -117/-138 дБм. КМК вполне себе выше средней температуры по палате ).
    Цитата Сообщение от RX3QFM Посмотреть сообщение
    совсем другое на 5 над 5-ю на высоте 40-60м.
    И это тоже верно! )
    Последний раз редактировалось EU1SW; 17.07.2017 в 13:39.
    73! Сергей

  10. Спасибо от UR3IQO

  11. #26

    Регистрация
    18.06.2008
    Адрес
    Санкт-Петербург
    Сообщений
    1,166
    Цитата Сообщение от EU1SW Посмотреть сообщение
    ...+ распберри пи2 + ...
    А я правильно понимаю, что и на апельсине тоже должно получиться?
    R1AIT / OH7FUV ех RA1AIT, UB5LQJ, UB5-077-1242

  12. #27
    Добрый день, честно говоря, не имею ни малейшего понятия, что бы что либо утверждать, библиотеки, совместимость, и все такое... Я не знаком с той платформой.
    73! Сергей

  13. #28

    Регистрация
    08.06.2017
    Сообщений
    134
    Записей в дневнике
    1
    EU1SW, можете сделать подробную инструкцию как сделать просто ддс трансивер покупая блоки на али, как соединять как шить и всё всё для самых начинающих?

  14. Спасибо от RC3ZQ

  15. #29

    Регистрация
    21.06.2006
    Адрес
    Екатеринбург
    Сообщений
    2,095
    Цитата Сообщение от UR3IQO Посмотреть сообщение
    Кстати, а по части интермодуляции третьего порядка кто-нибудь замеры делал? Особенно интересно поведение при изменении уровня тестовых сигналов.
    Олег, я делал в свое время замеры по ИМД для HiQSDRminiV2- подавал на вход приемника все как положено сигнал с двух генераторов. Получил 117дБ по блокированию, 92 дБ по интермодуляци (разнос не помню, но точно по АРРЛ, 10 или 20кГц) третьего порядка.
    Причем 92дБ возможно немного заниженная цифра т.к. есть подозрения что ограничения связаны с взаимомодуляцией генераторов (сумматор стоял сразу на входе генераторов, а не после аттенюатора).
    Все может быть и быть не может, и только то лишь может быть, чего уж точно быть не может, хотя и это может быть!

  16. Спасибо от EU1SW, UR3IQO


  17. #30
    Цитата Сообщение от rx9cim Посмотреть сообщение
    92 дБ по интермодуляци (разнос не помню, но точно по АРРЛ, 10 или 20кГц) третьего порядка.
    Спасибо! Но у Вас немного другой АЦП, и очень интересно было бы в силу особенностей быстрых АЦП снять зависимость уровня IMD3 от уровня испытательных сигналов. AD6645 не смотря на свою древность все же весьма приличный АЦП.
    С Уважением,
    Олег

Страница 3 из 108 ПерваяПервая 1234561353103 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 721
    Последнее сообщение: 19.01.2018, 18:34
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •