Страница 21 из 43 ПерваяПервая ... 111819202122232431 ... ПоследняяПоследняя
Показано с 201 по 210 из 426

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    EU1SW
    В этой теме предлагается конструкция SDR трансивера из готовых модулей на основе исходных кодов OpenHPSDR & Hermes-Lite, протокол обмена совместим с
    Hermes, управляющая программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, совместим с программой HermesVNA с функционалом векторного анализатора.
    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720, из необязательных компонентов - УВЧ на BFG591, ДПФ.
    Для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. FPGA PLL используется для внутреннего тактирования. Плата АЦП модифицирована, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2. Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц RMDR в 10 кГц порядка -120 дБ, IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jic
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин.

    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП.
    UPDATE
    Добавлен код формирования огибающей CW непосредственно в FPGA
    Самоконтроль CW в наушниках, подключенных к FPGA
    Управление реле преампа от значения аттенюатора Гермес, аттенюация больше -20 выключает реле
    З.Ы. пины по умолчанию изменены для совместимости с платой, перепаяной на 22к ПЛИС, измените под свою распиновку

    ____________________ ____________________ ____________________ ____________________ ____________________ ___
    дополнения от RX3QFM
    Добавлен хелп по работе с Quartus (версия 15.0 Web Edition) и программированию FPGA


    UPDATE 22.10.17 от UR5KIM
    Схемы и рисунки печатных плат модуля усилителя ВЧ приемника и модуля ЦАП передатчика.

    Скрытый текст

    Файлы корректировались мною после изготовления плат для устранения замеченных недостатков, так что возможно чего-то не учел. Но, надеюсь, что все нормально.
    Схемы в spl, а печатные платы в lay6 форматах. На всякий случай прикладываю файлы схем в графическом виде, а рисунки печаток в pdf файлах. За масштаб при их распечатке не ручаюсь.
    В схеме DAC модуля нарисовано два варианта подключения питания аналоговых узлов микросхемы DAC904E - 3,3 Вольта или 5 Вольт. Эти цепи нарисованы штриховой линией. На печатной плате это подключение нужно сделать, запаяв соответствующую ферритовую бусину. Одновременно должна быть запаяна только одна бусина из двух, помеченных красной точкой на рисунке платы в файле формата lay6!
    Печатки довольно простые, но для облегчения монтажа при наведении указателя мышки на любой элемент в программе SprintLayout подсвечивается номинал этого элемента.
    Платы двухсторонние. Нижняя сторона сплошная фольга, которая используется как общий провод. Она зенкуется в нужных местах под выводы разъемов и перемычки, которая есть на плате усилителя. Подключение элементов к нижнему слою фольги производится короткими отрезками провода или монтажными пистонами, которые пропаиваются с двух сторон платы.
    При изготовлении плат способом ЛУТ рисунки нужно печатать зеркально.
    Подключение микросхемы ЦАП к выводам Альтеры должно соответствовать вашему варианту компиляции программы. Я указал на схеме свой.
    Что непонятно - спрашивайте, постараюсь ответить.





    Флуд в теме будет пресекаться без увещеваний и споров. Не нужно превращать тему в хлам из трепа и "умных" теоретических рассуждений, уводящих тему в словесное болото! В теме ТОЛЬКО о выложенной конструкции и все для нее.
    Последний раз редактировалось UN7RX; 10.11.2017 в 21:56.
    73! Сергей



  2. #201
    Сергей, а сколько приёмников поместится СЮДА? Есть смысл заморачиваться на такие платы? (При наличии финансов, естественно) Это самая жирная плисина из серии EP4CE.

    Нажмите на изображение для увеличения. 

Название:	IV-EP4CE115-DDR2-64BIT-USB-Altera-FPGA-FPGA.jpg 
Просмотров:	89 
Размер:	189.0 Кб 
ID:	272724

  3. #202
    Аватар для WladN
    Регистрация
    19.04.2007
    Адрес
    Караганда.Владимир Наливайко.
    Сообщений
    2,029
    Позывной
    UN7PV
    Я извиняюсь,если засорил тему.Чистить конечно нужно,чтобы легче нужную ифо найти. Хотел для себя понять кое какие моменты.Сергей разьяснил.
    Правда все же один момент так и не уловил.Сколько АЦП потянет EP4CE22 не жертвуя передачей. Ну и без передачи тоже интересует,чисто приемник.
    Вот пожалуй все пока,что хотел узнать,что бы по полочкам разложит в своих извилинах,которые уже не такие гибкие,как в молодости....
    Последний раз редактировалось WladN; 13.10.2017 в 12:12.
    Владимир.

  4. #203
    Цитата Сообщение от RK6AJE Посмотреть сообщение
    а сколько приёмников поместится СЮДА?

    ну 7 влезет точно, вроде как уже будут ограничения протокола, а не места в ПЛИС

    Цитата Сообщение от WladN Посмотреть сообщение
    один момент так и не уловил.Сколько АЦП потянет EP4CE22
    сколько приемников столько и АЦП, что же непонятного тут может быть??? )
    73! Сергей

  5. #204
    Цитата Сообщение от Livas60 Посмотреть сообщение
    различные варианты (SPI, LAN) с PI3 тоже очень интересуют. PI3 и 7'' дисплей для нее в наличии
    пришел к выводу что есть варианты поинтереснее, по крайней мере дома можно подключить большой монитор как второй, запустить лог, JT65, и вывести их на боковой монитор
    73! Сергей

  6. #205
    ВОТ аналогичное изделие. Цена - 5т.р. на Али



    И ЕЩЁ одна прикольная штука под монокорпус уже с 5" дисплеем.

    Нажмите на изображение для увеличения. 

Название:	20160725063058-4813.jpg 
Просмотров:	37 
Размер:	27.7 Кб 
ID:	272730
    Последний раз редактировалось DerBear; 13.10.2017 в 14:13.

  7. #206
    Боюсь слабые вещички для этого сдр , будет большая загрузка проца.

  8. #207
    у меня i3, его точно хватит
    73! Сергей

  9. Спасибо от ko85xm Саша

  10. #208
    Насчет Атомов, с полосой 48 кГц можно слушать 2 приемника на Intel Atom Z3735G, у меня есть 8" виндопланшет на нем, последний релиз PowerSDR, во время первого запуска обсчет таблиц минут 40
    передача тоже работает, но так как я его тупо через вайфай зацепил, иногда выпадают пакеты, и это слышно в сигнале, загрузка процессора 40-60%
    если на Z8300, у него процентов на 25 пошустрее, да через провод, и пошаманить с виндой, то в принципе будет достаточно работоспособно, если больше ничего не нужно, а запустить декодирование JT65, то тут уже наверное придет ему "все"
    73! Сергей

  11. Спасибо от UN7RX

  12. #209
    У меня на I5 загрузка 27% и то думаю это много. Портативного в одной плате ,пока ничего не подобрал. Хотелось за монитор коробочку повесить да и сам СДР тоже бы там спрятать можно. Но у вы ,может кто и подскажет.
    Да , Сергей , а вы не реализовали вход для ТЛГ ключа???


  13. #210
    Цитата Сообщение от ko85xm Саша Посмотреть сообщение
    I5 загрузка 27%
    Так можно накрутить под завязку фреймрейтом и точками панорамы, что и i7 поднагрузится, дело ж не в этом
    73! Сергей

Страница 21 из 43 ПерваяПервая ... 111819202122232431 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 719
    Последнее сообщение: 25.10.2017, 15:33
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •