Страница 1 из 4 1234 ПоследняяПоследняя
Показано с 1 по 10 из 35

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    В продолжение предыдущей темы SDR приемника из готовых модулей предлагается вариант трансивера из готовых модулей, вариация на основе исходных кодов Гермес-Лайт, протокол обмена естественно совместим с Гермес, программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, так же совместим с программой HermesVNA с функционалом векторного анализатора.
    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720 (если у кого в тумбочке завалялась dp83848 - тоже возможен, минимальные изменение в проекте, адрес поменять и перекомпилоровать, но ЛАН8720 - самый дешевый 100 МБит модуль на Али), из необязательных компонентов - УВЧ на BFG591, ДПФ... С моим СитиВиндом на 80 метров переполнения АЦП не возникает при усилении +24 дБ перед АЦП, что позволяет эксплуатировать в повседневных условиях без отключения преампа и без ДПФ, единственное неудобство при этом - мелкая сетка в вечернее время на 21 МГц от вещалок выше 40 метрового диапазона.
    В ходе работы над предыдущим проектом стало очевидно, что использование внутренней PLL FPGA для формирования тактовой частоты АЦП приводит к довольно существенной деградации ДД АЦП, ввиду высоких значений джиттера, согласно документации и измерения RMS джиттера на выходном пине действительно составляет примерно 30-40 пс. При даташитном значении в 0,1 пс для используемого АЦП AD6645 это проявляется в росте шумовой полки задолго до перегрузки АЦП (примерно на -25-30 dbFS). Поэтому для более полного использования ДД диапазона АЦП для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. ПЛЛ используется только для внутреннего тактирования. Плата АЦП модифицирована, как и описывалось в теме прошлого проекта, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2.
    Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц BDR в 10 кГц порядка -120 дБ, но это неточно, т.к. нет в наличие заведомо чистого источника, в любом случае если есть возможность использовать КГ по приличнее - не стоит этим пренебрегать, зависимость самая прямая...
    IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Аппаратное CW в процессе, я не работаю этим видо, но хорошие люди просили доделать, так что это будет в ближайшее время )))
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jik
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин, у меня так и сделано.
    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП - прошивку могу выслать по запросу, либо позже выложу в теме, если это кого либо заинтересует.
    Схемы УВЧ и PA чуть позже.
    ну и по старой традиции, что непонятно - спрашиваем в теме )
    всем 73!
    Вложения Вложения
    Последний раз редактировалось EU1SW; 03.07.2017 в 21:25.
    73! Сергей

  2. Спасибо от RA3APW, RA4UKL, RX3QFM, sw_sw, UA6CT, UN7RX, UR3IQO, US7IGN, US8IDZ


  3. #2
    "Недопустимый архив" пишет Qlic.

  4. #3
    у меня 15.0 web edition, только что скачал с форума, проверил, все норм...
    73! Сергей

  5. #4
    интересно взглянуть на тестовую плату

  6. #5
    рабочий макет, ФНЧ PA на другой плате
    Миниатюры Миниатюры Нажмите на изображение для увеличения. 

Название:	hl.jpg 
Просмотров:	485 
Размер:	891.3 Кб 
ID:	265863  
    73! Сергей

  7. Спасибо от Sinus, UR3IQO

  8. #6
    Проект компьютера для Hermes на RaPi3 + Touch : http://g0orx.blogspot.ru
    Думаю сюда этот проект как нельзя кстати подойдёт. Цена вопроса 3 т.р. RPi3 и примерно столько же ТАЧ-экран.

    Операционка Debian под RaPi3, крайняя версия. Программа gHPSDR. Изначально она для гермесов и ананов пишется. Загрузку в процентах не проверял, но 384кГц показывает.
    Проверял зимой на красной плате. Размер экрана трансивера не изменяется, т.к. оптимизирован на применение фирменного 7" тач-экрана для RaPi с разрешением 800х480 точек.


  9. #7
    крайнюю версию piHPSDR можно собрать из исходников, раскомментировав ключ RADIOBERRY, тогда он будет работать с фронтендом по SPI, не трогая езернет, значительно экономит ресурс ПЛИС, приемник с передатчиком влазят в 6К, и ожидается крайне небольшое и весьма бюджетненькое чемоданное радио )
    Для большей универсальности можно вместо piHPSDR запускать софтину оригинального Radioberry, тогда это будет езернетный гермес
    специально для этого заказал таки на Али AD9866, для маленького "чемоданного" трансивера DDC/DUC ее перфомансу (там реально ближе к 10 битам) думаю вполне хватит.
    73! Сергей

  10. #8
    нашел вот фото, еще мартовское, вышеописаный фронтенд + распберри пи2 + 5" тачскрин 800х480 + USB звук
    Миниатюры Миниатюры Нажмите на изображение для увеличения. 

Название:	WP_20170308_09_27_56_Rich (3).jpg 
Просмотров:	102 
Размер:	299.3 Кб 
ID:	265937  
    73! Сергей

  11. #9
    Это по SPI или LAN?
    Надо пересобирать проект?
    Интересует архидешовое, по по протоколу гермеса, что бы собрать такой чисто приёмник.


  12. #10
    Если интересует только прием, Ethernet и протокол Гермес, то все равно нужна плата FPGA c EP4CE10 и модули АЦП и PHY.
    Я запускал такое, получается 2 независимых приемника с обзором по 96кгц каждый
    если езернет не критичен, то достаточно и 6К ПЛИС, и тогда по SPI сразу на Малину, и надо пересобрать piHPSDR
    Последний раз редактировалось EU1SW; 05.07.2017 в 14:24.
    73! Сергей

Страница 1 из 4 1234 ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 716
    Последнее сообщение: 11.07.2017, 17:45
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •