Страница 100 из 139 ПерваяПервая ... 5090979899100101102103110 ... ПоследняяПоследняя
Показано с 991 по 1,000 из 1385

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    EU1SW
    В этой теме предлагается конструкция SDR трансивера из готовых модулей на основе исходных кодов OpenHPSDR & Hermes-Lite, протокол обмена совместим с
    Hermes, управляющая программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, совместим с программой HermesVNA с функционалом векторного анализатора.

    Скрытый текст

    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720, из необязательных компонентов - УВЧ на BFG591, ДПФ.
    Для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. FPGA PLL используется для внутреннего тактирования. Плата АЦП модифицирована, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2. Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц RMDR в 10 кГц порядка -120 дБ, IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jic
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин.

    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП.


    UPDATE 02.01.18

    Скрытый текст

    Добавлен код формирования огибающей CW непосредственно в FPGA
    Самоконтроль CW в наушниках, подключенных к FPGA
    Управление реле преампа от значения аттенюатора Гермес, аттенюация больше -20 выключает реле
    З.Ы. пины по умолчанию изменены для совместимости с платой, перепаяной на 22к ПЛИС, измените под свою распиновку




    Обновление от 10.02.2018

    Hermes_Lite_22k_CW_s idetone_fix192_cwkey _input_tune_out_powe r_control.zip

    Скрытый текст

    Обновление для 22k
    Расширеные кордики RX/TX (low spurs)
    Фиксированный выходной рейт 192 кгц
    2RX+ 1TX
    cwkey input - вход для вертикального ключа или датчиков CW, semi break, время задержки ptt выставляется в powersdr
    активное состояние - пин на массу, поэтому сразу рекомендую в целях сохранности входов ПЛИС цеплять транзисторный оптрон, а светодиод либо подтягивать к плюсу, если у вас ключ, либо выход датчика с ОК, либо соответственно на массу, если ваш датчик выдает логический уровень.
    Аналогично поступить и со входом ptt_in.
    tune output - выход индикации режима tune, в powersdr необходимо включить опцию apollo (tnx rolin)
    регулировка выходной мощности в режиме Гермес, будет работать как регулировка с передней панели софта, так и калибровка в сетапе по диапазонам.
    DAC_ALC - шимированный выход 0-3,3 вольта
    На выходном пине ПЛИС монтируем делитель, например 4,7 и 3 кОм, что бы привести верхнюю границу к опорному ЦАП 1,25 вольта, и фильтрующую емкость.
    Изменения в обвесе DAC: пин
    INT/EXT (16) поднять с массы и подключить к аналоговому плюсу DAC, сигнал с выхода делителя подать на референсный вход REFIN (17), вход высокоомный, дополнительная блокировка по ВЧ будет не лишняя.
    Не забудьте пожалуйста расставить пины согласно своего хардверного дизайна.
    todo: аудиокодек, медленный АЦП


    Обновление от 11.02.2018
    Hermes_Lite_22k_CW_s idetone_fix192_cwkey _input_tune_out_powe r_control_WM8731_OK. zip

    Скрытый текст

    Обновление для 22k (Tnx Василий UR5KIM! за тестирование и багфикс )
    Теперь микрофон и наушники на борту
    аппаратный I2S кодек Wolfson WM8731, использовалась платка с Али наподобие такой https://ru.aliexpress.com/item/FREE-...674210328.html
    требует доработки, нужно поднять 2 ножки, для перевода контрольного интерфейса в режим SPI
    Для совместимости параллельно оставлен текущий код дельтасигма модуляторов для наушников из предыдущих версий
    О доработке немного позже
    Пожалуйста не забывайте выставлять распиновку в соответствие со своей хардверной конфигурацией.


    Обновление от 16.04.2018, полный фарш от Сергея

    Вложения


    Скрытый текст

    Апдейты для обоих плат,
    в версию 10К включены все последние обновления, увеличена раскачка в телеграфе, вместо отдельного выхода на наушники теперь там живет кодек, ШИМ выход на наушники пришлось убрать, ибо не компилировалось, и больше туда все... )
    в обоих прошивках MCP3202 активен, название сигналов согласно схеме, проверяйте распиновку всех сигналов согласно вашему монтажу, компилируйте и наслаждайтесь отличным приемом )

    Добавлено через 12 минут(ы):

    для того, что бы поправить, в файле hermes_lite_core.v ищем кусок текста, и соответственно убираем палки // где надо, и добавляем где не надо
    Код:

    Код:
    //// w/o slowADC 
    //assign AIN1 = 0; 
    //assign AIN2 = 0; 
    //assign AIN3 = 0; 
    //assign AIN4 = 0; 
    //assign AIN5 =  200; 
    //assign AIN6 = 1000; 
    //// end      
    
    //// ADC78H90CIMT 
    //Hermes_ADC ADC_SPI(.clock(pll_12288), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI), 
    //                   .AIN1(AIN1), .AIN2(AIN2), .AIN3(AIN3), .AIN4(AIN4), .AIN5(AIN5), .AIN6(AIN6));   
    //// end     
    
    //// MCP3202 tnx N7DDC 
    Angelia_ADC ADC_SPI(.clock(IF_CLRCLK), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI),                    
    .AIN1(AIN1), .AIN2(AIN2)); 
    assign AIN3 = 0; 
    assign AIN4 = 0; 
    assign AIN5 =  200; 
    assign AIN6 = 1000; 
    //// end   
    
    //// MCP3204 
    //Angelia_AD4 ADC_SPI(.clock(IF_CLRCLK), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI), 
    //                   .AIN1(AIN1), .AIN2(AIN2));
     //assign AIN3 = 0;
     //assign AIN4 = 0; //assign AIN5 =  200; 
    //assign AIN6 = 1000; 
    //// end







    Информация от RX3QFM
    Добавлен хелп по работе с Quartus (версия 15.0 Web Edition) и программированию FPGA





    Информация от UR5KIM
    Схемы и рисунки печатных плат модуля усилителя ВЧ приемника и модуля ЦАП передатчика.

    Скрытый текст

    Файлы корректировались мною после изготовления плат для устранения замеченных недостатков, так что возможно чего-то не учел. Но, надеюсь, что все нормально.
    Схемы в spl, а печатные платы в lay6 форматах. На всякий случай прикладываю файлы схем в графическом виде, а рисунки печаток в pdf файлах. За масштаб при их распечатке не ручаюсь.
    В схеме DAC модуля нарисовано два варианта подключения питания аналоговых узлов микросхемы DAC904E - 3,3 Вольта или 5 Вольт. Эти цепи нарисованы штриховой линией. На печатной плате это подключение нужно сделать, запаяв соответствующую ферритовую бусину. Одновременно должна быть запаяна только одна бусина из двух, помеченных красной точкой на рисунке платы в файле формата lay6!
    Печатки довольно простые, но для облегчения монтажа при наведении указателя мышки на любой элемент в программе SprintLayout подсвечивается номинал этого элемента.
    Платы двухсторонние. Нижняя сторона сплошная фольга, которая используется как общий провод. Она зенкуется в нужных местах под выводы разъемов и перемычки, которая есть на плате усилителя. Подключение элементов к нижнему слою фольги производится короткими отрезками провода или монтажными пистонами, которые пропаиваются с двух сторон платы.
    При изготовлении плат способом ЛУТ рисунки нужно печатать зеркально.
    Подключение микросхемы ЦАП к выводам Альтеры должно соответствовать вашему варианту компиляции программы. Я указал на схеме свой.
    Что непонятно - спрашивайте, постараюсь ответить.






    От RA4UKL. Update 02.01.18
    Желающим собрать плату ADC самостоятельно, пост. Схема даташитная, плата обновлена.




    Флуд в теме будет пресекаться без увещеваний и споров. Не нужно превращать тему в хлам из трепа и "умных" теоретических рассуждений, уводящих тему в словесное болото! В теме ТОЛЬКО о выложенной конструкции и все для нее.
    Последний раз редактировалось UN7RX; 04.11.2018 в 15:46.
    73! Сергей



  2. #991
    Это ерунда ) я вот до почты не могу уже неделю дойти <|8-(
    73! Сергей

  3. #992
    Цитата Сообщение от Livas60 Посмотреть сообщение
    Печатку можете выложить?
    Василий, пожалуйста. Да, пока у меня КТ355А стоит, хотя и старинный, но очень не плохой. С BF591 конечно попробую, но думаю особых изменений не будет.
    Юрий.
    Вложения Вложения

  4. Спасибо от Livas60

  5. #993
    Цитата Сообщение от RV3DLX Посмотреть сообщение
    P.S. Роберт, а Вы уже запустили эту конструкцию в окончательном варианте? Может быть конечно я пропустил Ваши сообщения?
    Пока нет. Собственно, "окончательный вариант" в моем понимании, это закрытый трансивер.
    Будет ли там "сердцем" вариант Сергея, или другой вариант DDC/DUC зависит от того будет ли тут дополнительное завершение пары программных моментов от Сергея, потому что переделывать железо я уже потом точно не буду.

    Я притормозил из-за того, что заказал целую кучу всяких мелочей для собственно модуля DDC/DUC, вернее, для плат обвеса. Наборы разных разъемов, микросхемы, высокодинамичных монолитных усилителей и кучу других вещей, чтобы сделать все предельно аккуратно. Не люблю паутины. Пришло буквально на днях. Подогнал рисунки печаток под пришедшее, буду на выходных делать, если ничего не помешает. Ну и главное, пришел "мозг" будущего трансивера, мать ITX A6-5200, которая с лихвой закроет все потребности трансивера, не в пример оказавшейся практически беспомощной D2550.

  6. Спасибо от RV3DLX

  7. #994
    Цитата Сообщение от UN7RX Посмотреть сообщение
    будет ли тут дополнительное завершение пары программных моментов от Сергея,
    Роберт, конкретизируйте пожалуйста, что еще надо завершить
    73! Сергей

  8. #995
    Цитата Сообщение от EU1SW Посмотреть сообщение
    Да, мы с Владимиром RX3QFM эти эксперименты еще почти уже год назад проводили, еще с приемником на основе AD6645,
    Прошу прощения, возможно что то пропустил. Какой АЦП лучше под этот проект - AD6645 или AD9226?

  9. #996
    Не совсем понятен вопрос...
    этот проект на 6645
    для 9226 проект другой
    Последний раз редактировалось UN7RX; 14.04.2018 в 00:30.
    73! Сергей

  10. #997

    Регистрация
    20.03.2016
    Адрес
    Нижний Новгород
    Сообщений
    1
    А можно ссылку где, можно увидеть проект на AD9226 ?
    73! Андрей

  11. #998
    Цитата Сообщение от EU1SW Посмотреть сообщение
    Не совсем понятен вопрос...
    этот проект на 6645
    для 9226 проект другой
    Вопрос возник из этой фразы " еще с приемником на основе AD6645". Понял так что если "еще" то теперь что то другое.
    Тогда по другому поставим вопрос, какой АЦП лучше? Вроде как AD6645 14 битный а AD9226 12 битный. Тем не менее новый проект Вы делаете на AD9226。

  12. #999
    Потому, что новый проект называется "бюджетный" )
    И вторая причина, я посчитал что для ПЧ УКВ достаточно будет и 9226
    73! Сергей


  13. #1000
    Я сейчас просто начну отправлять в бан в теме. Посмотрите на первый пост и найдите в этой конструкции Сергея АЦП 9226! Есть другая тема, там и обсуждайте!

    Цитата Сообщение от EU1SW Посмотреть сообщение
    что еще надо завершить
    Сергей, ну поскольку я упомянул именно "железо", то наверное только один нерешенный момент остался, я с месяц назад уже спрашивал про это:
    Цитата Сообщение от UN7RX Посмотреть сообщение
    По поводу SWR/PWR. Это не бродит где то в планах? На новой платах уже разведено под медленный АЦП
    Схема от Василия, тут. Тогда было не до этого, потом появился УКВ вариант и т.д. Мелочь наверное, но из разряда ложки дегтя, это если подходить к аппарату не как к конструктору на фанерке, для экспериментов, а как к реальному полноценному аппарату для полной сборки.
    Остальное Вы все реализовали вроде, все что народ вспомнил.
    Последний раз редактировалось UN7RX; 14.04.2018 в 00:57.

Страница 100 из 139 ПерваяПервая ... 5090979899100101102103110 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 2 (пользователей: 1 , гостей: 1)

  1. laguvit

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 721
    Последнее сообщение: 19.01.2018, 18:34
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •