Страница 19 из 43 ПерваяПервая ... 91617181920212229 ... ПоследняяПоследняя
Показано с 181 по 190 из 430

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    EU1SW
    В этой теме предлагается конструкция SDR трансивера из готовых модулей на основе исходных кодов OpenHPSDR & Hermes-Lite, протокол обмена совместим с
    Hermes, управляющая программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, совместим с программой HermesVNA с функционалом векторного анализатора.
    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720, из необязательных компонентов - УВЧ на BFG591, ДПФ.
    Для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. FPGA PLL используется для внутреннего тактирования. Плата АЦП модифицирована, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2. Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц RMDR в 10 кГц порядка -120 дБ, IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jic
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин.

    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП.
    UPDATE
    Добавлен код формирования огибающей CW непосредственно в FPGA
    Самоконтроль CW в наушниках, подключенных к FPGA
    Управление реле преампа от значения аттенюатора Гермес, аттенюация больше -20 выключает реле
    З.Ы. пины по умолчанию изменены для совместимости с платой, перепаяной на 22к ПЛИС, измените под свою распиновку

    ____________________ ____________________ ____________________ ____________________ ____________________ ___
    дополнения от RX3QFM
    Добавлен хелп по работе с Quartus (версия 15.0 Web Edition) и программированию FPGA


    UPDATE 22.10.17 от UR5KIM
    Схемы и рисунки печатных плат модуля усилителя ВЧ приемника и модуля ЦАП передатчика.

    Скрытый текст

    Файлы корректировались мною после изготовления плат для устранения замеченных недостатков, так что возможно чего-то не учел. Но, надеюсь, что все нормально.
    Схемы в spl, а печатные платы в lay6 форматах. На всякий случай прикладываю файлы схем в графическом виде, а рисунки печаток в pdf файлах. За масштаб при их распечатке не ручаюсь.
    В схеме DAC модуля нарисовано два варианта подключения питания аналоговых узлов микросхемы DAC904E - 3,3 Вольта или 5 Вольт. Эти цепи нарисованы штриховой линией. На печатной плате это подключение нужно сделать, запаяв соответствующую ферритовую бусину. Одновременно должна быть запаяна только одна бусина из двух, помеченных красной точкой на рисунке платы в файле формата lay6!
    Печатки довольно простые, но для облегчения монтажа при наведении указателя мышки на любой элемент в программе SprintLayout подсвечивается номинал этого элемента.
    Платы двухсторонние. Нижняя сторона сплошная фольга, которая используется как общий провод. Она зенкуется в нужных местах под выводы разъемов и перемычки, которая есть на плате усилителя. Подключение элементов к нижнему слою фольги производится короткими отрезками провода или монтажными пистонами, которые пропаиваются с двух сторон платы.
    При изготовлении плат способом ЛУТ рисунки нужно печатать зеркально.
    Подключение микросхемы ЦАП к выводам Альтеры должно соответствовать вашему варианту компиляции программы. Я указал на схеме свой.
    Что непонятно - спрашивайте, постараюсь ответить.





    Флуд в теме будет пресекаться без увещеваний и споров. Не нужно превращать тему в хлам из трепа и "умных" теоретических рассуждений, уводящих тему в словесное болото! В теме ТОЛЬКО о выложенной конструкции и все для нее.
    Последний раз редактировалось UN7RX; 10.11.2017 в 21:56.
    73! Сергей



  2. #181
    Ясно посмотрим,разбираюсь потихоньку с Verilog, с синтаксисом немного разобрался,а вот с проектом заблудился что куда уходит и приходит.Разберусь потихоньку,зима длинная

  3. #182
    Им надо подискутировать, хоть и не собираются ничего делать, в ветке сансдр уже тесно )
    У ad9866 ENOB порядка 10 бит, но для сборщиков это не так важно, ведь есть "гатовые пичатки" )

    Добавлено через 10 минут(ы):

    UT0UM, Лично я думаю что Ваш выбор должен быть HL2, Вы так часто о нем вспоминаете, что нельзя вот так взять и бросить )
    Последний раз редактировалось EU1SW; 09.10.2017 в 00:26.
    73! Сергей

  4. #183
    UT0UM, я более чем ясно ответил на ваш вопрос.
    На этом прекращаем оффтоп.
    У некоторых присутствующих уже есть опыт "успешного" превращения полезной технической темы в свалку, под благовидными предлогами, категорически не стоит тут продолжать в том же духе.

  5. #184
    Меня всегда удивлял один момент в подобных темах - как только кто-то предложит сообществу свою разработку - "нате, повторяйте!", так в этой теме мгновенно заводятся несколько архиспециалистов, доказывающих что они круче вареного яйца, а автор так, погулять вышел .

    Где ж вы раньше то были, суперспециалисты? И главное - что вы то тут, на CQHAM, предложили вот так, бесплатно и от души, чтобы умничать потом в таких темах?! Где ваши изумительные конструкции которые все кинутся повторять?

    Поскольку увещевания не флудить в теме просто бесполезны, буду банить без всяких штрафов.

  6. Спасибо от EU1SW, R2RBN, R4HBC, R7KD

  7. #185
    Цитата Сообщение от Livas60 Посмотреть сообщение
    Я намотал скруткой из 3-х проводов 7 витков на сердечнике BN-43-2402, соединив синфазно-последовательно две обмотки для получения вторичной обмотки со средней точкой.
    Фото модуля АЦП с таким трансформатором:

    Вложение 272423

    Характеристики трансформатора:

    Вложение 272424
    А что за генератор? где покупали ?

  8. #186
    Я смотрел ПО автора и... закрывал, взял оригинальный Hermes-lite и допиливал его. Могу выложить, если кому интересно.
    Но бесценный труд Сергея по поиску подходящего недорогого АЦП и плат никак нельзя списывать со счетов.

  9. #187
    Разумеется это будет интересно, если применимо напрямую к "железу" используемую Сергеем. Есть же (и еще обязательно будут) варианты обвеса дополнительными узлами, предлагаемые в теме, почему не быть варианту ПО. Единственный момент - если это требует каких то изменений, если это можно (и нужно) развивать отдельно, может есть резон сделать отдельную тему? Выложите свой вариант, там посмотрим в каком направлении следовать. Чем больше выбор, тем лучше, лишь бы он не привел к парадоксу Буриданова осла.

  10. Спасибо от rz0si

  11. #188
    Цитата Сообщение от romanetz Посмотреть сообщение
    Но бесценный труд Сергея по поиску подходящего недорогого АЦП и плат никак нельзя списывать со счетов.
    Ооо, спасибо за высокую оценку результатов моего труда, мне, как говнокодеру самоучке, будет несравнимо проще загрузить правильный код, компактнее, и больше функций, который, я надеюсь, нам сделают подарок и покажут, и больше не тратить время на решение несвойственных мне по роду деятельности задач )
    З.Ы. Собственно тему можно закрывать, откреплять, и сливать в унитаз.
    73! Сергей

  12. #189
    Цитата Сообщение от EU1SW Посмотреть сообщение
    ...
    З.Ы. Собственно тему можно закрывать, откреплять, и сливать в унитаз.
    Сергей, не обращайте внимания на комбинатора (хотел бы выложить код - уже сделал бы). Тут есть что еще попробовать.
    Меня лично интересует:
    1. попробовать как а Вашем 5-м посту темы - Pi3+SPI. что именно требуется по шагам?
    2. прием на 2-х АЦП - как синхронизировать (это вдруг если Е22 плата все-таки будет отправлена продавцом)
    Сергей M0TLN, ex. M3WNX, ex. 2E0KGB, EPC3983,30MDG2989, ES1SRG/ES2SRG


  13. #190
    Цитата Сообщение от M0TLN Посмотреть сообщение
    прием на 2-х АЦП - как синхронизировать
    Нет там особых подводных камней, добавляется второй регистр защелка по сигналу DRY второго АЦП, пин для этого сигнала, и второму приемнику передать данные из этого регистра, Владимира RX3QFM можно попросить выложить кусок исходника для иллюстрации принципа, у него уже работает достаточно давно такая конфигурация
    Цитата Сообщение от M0TLN Посмотреть сообщение
    попробовать как а Вашем 5-м посту темы - Pi3+SPI. что именно требуется по шагам?
    я делал это достаточно давно, сейчас уже не вспомню, да и автор того софта с тех пор немного изменил конфигурацию, добавил второй приемник, нужно заново все читать и собирать
    73! Сергей

Страница 19 из 43 ПерваяПервая ... 91617181920212229 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 7 (пользователей: 3 , гостей: 4)

  1. Piotr,
  2. R4HBC,
  3. rv3nx

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 719
    Последнее сообщение: 25.10.2017, 15:33
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •