Страница 21 из 23 ПерваяПервая ... 11181920212223 ПоследняяПоследняя
Показано с 201 по 210 из 222

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    В этой теме предлагается конструкция SDR трансивера из готовых модулей на основе исходных кодов OpenHPSDR & Hermes-Lite, протокол обмена совместим с Hermes, управляющая программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, совместим с программой HermesVNA с функционалом векторного анализатора.
    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720, из необязательных компонентов - УВЧ на BFG591, ДПФ.
    Для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. FPGA PLL используется для внутреннего тактирования. Плата АЦП модифицирована, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2. Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц RMDR в 10 кГц порядка -120 дБ, IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jic
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин.

    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП.
    Схемы УВЧ и PA чуть позже.

    Добавлен хелп по работе с Quartus (версия 15.0 Web Edition) и программированию FPGA от RX3QFM.
    УВЧ на BFG591, пост RX3QFM. Вложение 272611 Вложение 272612

    UPDATE
    Добавлен код формирования огибающей CW непосредственно в FPGA
    Самоконтроль CW в наушниках, подключенных к FPGA
    Управление реле преампа от значения аттенюатора Гермес, аттенюация больше -20 выключает реле
    З.Ы. пины по умолчанию изменены для совместимости с платой, перепаяной на 22к ПЛИС, измените под свою распиновку
    Hermes_Lite_96_RXTX_ CW_sidetone_10k.zip


    Флуд в теме будет пресекаться без увещеваний и споров. Не нужно превращать тему в хлам из трепа и "умных" теоретических рассуждений, уводящих тему в словесное болото! В теме ТОЛЬКО о выложенной конструкции и все для нее.
    Последний раз редактировалось UN7RX; 15.10.2017 в 22:24.
    73! Сергей



  2. #201
    Добрый вечер!
    Роберт, от этого поста http://www.cqham.ru/forum/showthread...=1#post1444832
    73! Сергей

  3. #202
    Добрый вечер Сергей! Около 60мВт, я правильно понял? Просто я сейчас пытаюсь понять какую линейку суммарно придется сделать в УМ для получения "стандартных" 100Вт.

  4. #203
    Можно рассчитывать на 100 милливатт после bfg591.
    Я сейчас макетирую простой, на мой взгляд, полностью двухтактный УМ в виде 2хBFG591 в классе А + 2xRD06HVF + 2xRD100HHF
    Расчётного усиления и ООС с запасом для раскачки до 100+ ватт от ЦАП
    73! Сергей

  5. Спасибо от ko85xm Саша, rz0si, UN7RX, UT0UM

  6. #204
    Цитата Сообщение от EU1SW Посмотреть сообщение
    Я сейчас макетирую
    Все, спасибо, перестаю спрашивать и просто буду ждать!

  7. #205

    Регистрация
    24.02.2012
    Адрес
    Мордовия
    Сообщений
    18
    Позывной
    RA4UKL
    Здравствуйте. Подскажите, в чем преимущество соединения к PI3 через SPI? Чем ethernet плох?
    Валерий.

  8. #206
    Прочтите тему с самой первой страницы. Там Сергей упоминает что это дает в плане экономии ресурсов ПЛИС.

  9. Спасибо от RA4UKL

  10. #207
    Апну
    Уважаемый romanez, я продолжаю в нетерпении ожидать обещанного Вами правильного кода для 10к плис

    Добавлено через 56 минут(ы):

    Цитата Сообщение от M0TLN Посмотреть сообщение
    (это вдруг если Е22 плата все-таки будет отправлена продавцом)
    сегодня пришло уведомление об отправке продавцом Е22, трек финской почты, что ж будем посмотреть )
    Последний раз редактировалось EU1SW; 12.10.2017 в 08:24.
    73! Сергей

  11. #208
    Сергей, а сколько приёмников поместится СЮДА? Есть смысл заморачиваться на такие платы? (При наличии финансов, естественно) Это самая жирная плисина из серии EP4CE.

    Нажмите на изображение для увеличения. 

Название:	IV-EP4CE115-DDR2-64BIT-USB-Altera-FPGA-FPGA.jpg 
Просмотров:	47 
Размер:	189.0 Кб 
ID:	272724

  12. #209
    Аватар для WladN
    Регистрация
    19.04.2007
    Адрес
    Караганда.Владимир Наливайко.
    Сообщений
    2,025
    Позывной
    UN7PV
    Я извиняюсь,если засорил тему.Чистить конечно нужно,чтобы легче нужную ифо найти. Хотел для себя понять кое какие моменты.Сергей разьяснил.
    Правда все же один момент так и не уловил.Сколько АЦП потянет EP4CE22 не жертвуя передачей. Ну и без передачи тоже интересует,чисто приемник.
    Вот пожалуй все пока,что хотел узнать,что бы по полочкам разложит в своих извилинах,которые уже не такие гибкие,как в молодости....
    Последний раз редактировалось WladN; 13.10.2017 в 12:12.
    Владимир.


  13. #210
    Цитата Сообщение от RK6AJE Посмотреть сообщение
    а сколько приёмников поместится СЮДА?

    ну 7 влезет точно, вроде как уже будут ограничения протокола, а не места в ПЛИС

    Цитата Сообщение от WladN Посмотреть сообщение
    один момент так и не уловил.Сколько АЦП потянет EP4CE22
    сколько приемников столько и АЦП, что же непонятного тут может быть??? )
    73! Сергей

Страница 21 из 23 ПерваяПервая ... 11181920212223 ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 718
    Последнее сообщение: 31.07.2017, 00:08
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •