Страница 22 из 45 ПерваяПервая ... 121920212223242532 ... ПоследняяПоследняя
Показано с 211 по 220 из 448

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    EU1SW
    В этой теме предлагается конструкция SDR трансивера из готовых модулей на основе исходных кодов OpenHPSDR & Hermes-Lite, протокол обмена совместим с
    Hermes, управляющая программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, совместим с программой HermesVNA с функционалом векторного анализатора.
    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720, из необязательных компонентов - УВЧ на BFG591, ДПФ.
    Для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. FPGA PLL используется для внутреннего тактирования. Плата АЦП модифицирована, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2. Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц RMDR в 10 кГц порядка -120 дБ, IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jic
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин.

    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП.
    UPDATE
    Добавлен код формирования огибающей CW непосредственно в FPGA
    Самоконтроль CW в наушниках, подключенных к FPGA
    Управление реле преампа от значения аттенюатора Гермес, аттенюация больше -20 выключает реле
    З.Ы. пины по умолчанию изменены для совместимости с платой, перепаяной на 22к ПЛИС, измените под свою распиновку

    ____________________ ____________________ ____________________ ____________________ ____________________ ___
    дополнения от RX3QFM
    Добавлен хелп по работе с Quartus (версия 15.0 Web Edition) и программированию FPGA


    UPDATE 22.10.17 от UR5KIM
    Схемы и рисунки печатных плат модуля усилителя ВЧ приемника и модуля ЦАП передатчика.

    Скрытый текст

    Файлы корректировались мною после изготовления плат для устранения замеченных недостатков, так что возможно чего-то не учел. Но, надеюсь, что все нормально.
    Схемы в spl, а печатные платы в lay6 форматах. На всякий случай прикладываю файлы схем в графическом виде, а рисунки печаток в pdf файлах. За масштаб при их распечатке не ручаюсь.
    В схеме DAC модуля нарисовано два варианта подключения питания аналоговых узлов микросхемы DAC904E - 3,3 Вольта или 5 Вольт. Эти цепи нарисованы штриховой линией. На печатной плате это подключение нужно сделать, запаяв соответствующую ферритовую бусину. Одновременно должна быть запаяна только одна бусина из двух, помеченных красной точкой на рисунке платы в файле формата lay6!
    Печатки довольно простые, но для облегчения монтажа при наведении указателя мышки на любой элемент в программе SprintLayout подсвечивается номинал этого элемента.
    Платы двухсторонние. Нижняя сторона сплошная фольга, которая используется как общий провод. Она зенкуется в нужных местах под выводы разъемов и перемычки, которая есть на плате усилителя. Подключение элементов к нижнему слою фольги производится короткими отрезками провода или монтажными пистонами, которые пропаиваются с двух сторон платы.
    При изготовлении плат способом ЛУТ рисунки нужно печатать зеркально.
    Подключение микросхемы ЦАП к выводам Альтеры должно соответствовать вашему варианту компиляции программы. Я указал на схеме свой.
    Что непонятно - спрашивайте, постараюсь ответить.





    Флуд в теме будет пресекаться без увещеваний и споров. Не нужно превращать тему в хлам из трепа и "умных" теоретических рассуждений, уводящих тему в словесное болото! В теме ТОЛЬКО о выложенной конструкции и все для нее.
    Последний раз редактировалось UN7RX; 10.11.2017 в 21:56.
    73! Сергей



  2. #211
    EU1SW, спасибо за полезное инфо насчет Атомов. Мне нужен "чистый" TRX, ничего стороннего на нем не будет, так что вся загрузка будет определяться исключительно трансивером. Вобщем, моноблок.

    Цитата Сообщение от EU1SW Посмотреть сообщение
    а запустить декодирование JT65, то тут уже наверное придет ему "все"
    Сергей, а можно пояснить что это? И так ли нужно?

  3. #212
    jt65 – семейство цифровых мод
    73! Сергей

  4. Спасибо от UN7RX

  5. #213
    Ну для этого проще реализовать переключение на внешний мощный десктоп и работай любой цифрой.
    Ок, понятно.

  6. #214
    Тут вопрос исключительно утилитарный, и индивидуальный, что с чем в одну коробку совать, на прошивку не влияет )
    по мне так чем на поляну тащить второй комп, так проще второй монитор взять...
    73! Сергей

  7. #215
    EU1SW.Может оффтоп.У нас в СПБ на рынке Юнона куплены xilinx xc95144 по DS 3200 лог эл.Независимо от типа-Altera,xilinx и тд можно строить приёмник последовательно/параллельно из нескольких микросхем с меньшем чем нужно лог эл.Теоретически.Дело в том что их цена 20-30 руб.

    Комментарий модератора

    1. UN7RX:
    2. Я даже удалять ваш пост не буду. Иначе до последующих не дойдет, сколько не штрафуй и не удаляй. В первом посту темы красным, для тех у кого проблемы со зрением БОЛЬШИМ шрифтом выделено - В теме ТОЛЬКО о выложенной конструкции но не доходит, ну никак. Три балла за флуд.
    Последний раз редактировалось UN7RX; 15.10.2017 в 20:40.

  8. #216
    Цитата Сообщение от UN7RX Посмотреть сообщение
    RX3QFM, Владимир, подскажите, вы написали что при применении УВЧ на BFG591 на выходе будет около 40мВт, почему? Если Ку 16дБ, а на выходе ЦАП +5дБм, т.е. около 3мВт, то должно получиться около 100-120мВт, нет?
    Роберт, извините, что с такой задержкой отвечаю.
    40 мВт - IMD3 был в районе -60 дБ.
    100 мВт - не помню точной цифры уже, но сильно лучше -40 дБ.
    Вообще, подумав более внимательно, пришел к выводу, что для КВ лучше сделать двухтактный драйвер на этих транзисторах - сильно легче станет со 2-й гармоникой.
    Для УКВ (это мое основное увлечение) особого смысла в двухтактном нет.

    Добавлено через 36 минут(ы):

    Цитата Сообщение от EU1SW Посмотреть сообщение
    Владимира RX3QFM можно попросить выложить кусок исходника для иллюстрации принципа, у него уже работает достаточно давно такая конфигурация
    Попробовал, и понял, что это почти бессмысленно - в приличном количестве мест надо код изменять. К сожалению, у меня прошивка под 2 АЦП и последние доработки CW пока не слиты вместе. Такова ситуация жизненная, что я примерно через 3-4 недели смогу этим заняться и выложить полную прошивку. Само-собой, это под 22к FPGA будет.
    Вообще, мне было очень интересно попробовать divercity, и в результате довольно сильно разочарован. Оно хорошо давит локальную помеху (например от импульсного БП). Удаленных помех в моих условиях (на даче) стало слишком много с различных направлений, и выигрыш, ну очень невелик.
    В реальности 2 АЦП будут полезны тем, кто хочет работать ЕМЕ с двумя поляризациями.
    Это пока мои субъективные выводы за прошедшее лето.
    PS: Если есть желание самостоятельно посмотреть, то проект - https://yadi.sk/d/Sn7wfWWe3NtKTR
    Последний раз редактировалось RX3QFM; 19.10.2017 в 12:19.
    73! Владимир.

  9. Спасибо от UN7RX

  10. #217
    Цитата Сообщение от RX3QFM Посмотреть сообщение
    что я примерно через 3-4 недели смогу этим заняться и выложить полную прошивку. Само-собой, это под 22к FPGA будет.
    Владимир, цель была не заставить тебя этим заниматься, а просто просьба выложить "определение, присвоение...", защелку, как иллюстрацию принципа добавления второго АЦП, что бы люди могли посмотреть, само собой потому, что у меня тогда не было под рукой доступа к исходникам, разумеется просьба потеряла актуальность, и уж тем более не звучала как "делать "прошивки" вместо меня" )
    Последний раз редактировалось EU1SW; 19.10.2017 в 13:19.
    73! Сергей

  11. #218

    Регистрация
    17.08.2006
    Адрес
    Украина, г.Сарны
    Сообщений
    432
    Позывной
    UR5KIM
    Изготовил предусилитель с ФНЧ для АЦП и снял их сквозную АЧХ.
    Сам усилитель выглядит так:
    Нажмите на изображение для увеличения. 

Название:	Preamp.jpg 
Просмотров:	193 
Размер:	810.8 Кб 
ID:	273252

    И его АЧХ:
    Нажмите на изображение для увеличения. 

Название:	LPF_Preamp_LPF.png 
Просмотров:	116 
Размер:	32.8 Кб 
ID:	273254
    73! Василий

  12. Спасибо от UT0UM

  13. #219

    Регистрация
    17.08.2006
    Адрес
    Украина, г.Сарны
    Сообщений
    432
    Позывной
    UR5KIM
    Закончил модуль ЦАП:
    Нажмите на изображение для увеличения. 

Название:	DAC_module_TX.jpg 
Просмотров:	186 
Размер:	540.8 Кб 
ID:	273327
    На выходе получил уровень 5-6 dBm, как и писал Сергей.
    73! Василий

  14. Спасибо от EU1SW, ko85xm Саша, UT0UM


  15. #220
    Василий, можно нормализованную полную (ЦАП +усилитель) схему с описанием, в графическом, или lay формате и печатку, чтобы добавить в описание? Я понимаю, что на фото все и так видно преотлично, но все-таки чтобы все было документировано.

Страница 22 из 45 ПерваяПервая ... 121920212223242532 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 719
    Последнее сообщение: 25.10.2017, 15:33
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •