Страница 57 из 65 ПерваяПервая ... 74754555657585960 ... ПоследняяПоследняя
Показано с 561 по 570 из 649

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    EU1SW
    В этой теме предлагается конструкция SDR трансивера из готовых модулей на основе исходных кодов OpenHPSDR & Hermes-Lite, протокол обмена совместим с
    Hermes, управляющая программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, совместим с программой HermesVNA с функционалом векторного анализатора.
    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720, из необязательных компонентов - УВЧ на BFG591, ДПФ.
    Для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. FPGA PLL используется для внутреннего тактирования. Плата АЦП модифицирована, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2. Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц RMDR в 10 кГц порядка -120 дБ, IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jic
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин.

    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП.
    UPDATE 02.01.18
    Добавлен код формирования огибающей CW непосредственно в FPGA
    Самоконтроль CW в наушниках, подключенных к FPGA
    Управление реле преампа от значения аттенюатора Гермес, аттенюация больше -20 выключает реле
    З.Ы. пины по умолчанию изменены для совместимости с платой, перепаяной на 22к ПЛИС, измените под свою распиновку

    ____________________ ____________________ ____________________ ____________________ ___
    дополнения от RX3QFM
    Добавлен хелп по работе с Quartus (версия 15.0 Web Edition) и программированию FPGA


    UPDATE 22.10.17 от UR5KIM
    Схемы и рисунки печатных плат модуля усилителя ВЧ приемника и модуля ЦАП передатчика.

    Скрытый текст

    Файлы корректировались мною после изготовления плат для устранения замеченных недостатков, так что возможно чего-то не учел. Но, надеюсь, что все нормально.
    Схемы в spl, а печатные платы в lay6 форматах. На всякий случай прикладываю файлы схем в графическом виде, а рисунки печаток в pdf файлах. За масштаб при их распечатке не ручаюсь.
    В схеме DAC модуля нарисовано два варианта подключения питания аналоговых узлов микросхемы DAC904E - 3,3 Вольта или 5 Вольт. Эти цепи нарисованы штриховой линией. На печатной плате это подключение нужно сделать, запаяв соответствующую ферритовую бусину. Одновременно должна быть запаяна только одна бусина из двух, помеченных красной точкой на рисунке платы в файле формата lay6!
    Печатки довольно простые, но для облегчения монтажа при наведении указателя мышки на любой элемент в программе SprintLayout подсвечивается номинал этого элемента.
    Платы двухсторонние. Нижняя сторона сплошная фольга, которая используется как общий провод. Она зенкуется в нужных местах под выводы разъемов и перемычки, которая есть на плате усилителя. Подключение элементов к нижнему слою фольги производится короткими отрезками провода или монтажными пистонами, которые пропаиваются с двух сторон платы.
    При изготовлении плат способом ЛУТ рисунки нужно печатать зеркально.
    Подключение микросхемы ЦАП к выводам Альтеры должно соответствовать вашему варианту компиляции программы. Я указал на схеме свой.
    Что непонятно - спрашивайте, постараюсь ответить.




    От RA4UKL. Update 02.01.18

    Желающим собрать плату ADC самостоятельно, пост. Схема даташитная, плата обновлена.


    Флуд в теме будет пресекаться без увещеваний и споров. Не нужно превращать тему в хлам из трепа и "умных" теоретических рассуждений, уводящих тему в словесное болото! В теме ТОЛЬКО о выложенной конструкции и все для нее.
    Последний раз редактировалось UN7RX; 06.01.2018 в 14:45.
    73! Сергей



  2. #561
    Всем спасибо и в частности RA4UKL, Livas60.

    Драйвер по ссылке ra4ukl 2012 года, от Livas 2009.
    проверил 2012 год на XP - стало без зависаний.
    Поставил от Livas на 7x64 - все нормально видит и не виснет, даже что-то прошилось без ошибок, но пока не подключена периферия чтобы запустить программы.

    Похоже, что драйвера от Quatrus 15 - не совместимы с этим бластером на стм32!

  3. #562
    Возникала необходимость отзеркалить порядок выводов с альтеры на DAC, для удобства монтажа. Общая схема взята Василия. Он в описании хорошо расписал цветовое обозначение выводов. Василий, как я понимаю, выводы черного цвета - быстрые, двунаправленные, общего назначения? Я могу их менять как мне удобно? К примеру, задействовать 103 пин?

  4. #563
    Попробую ответить за Василия,совершенно верно черный так сказать"универсальны е",и менять можно на такие же "чёрные".

  5. Спасибо от UN7RX

  6. #564
    [QUOTE=Serg;1484228]Всем спасибо и в частности RA4UKL, Livas60.

    Присоединяюсь к благодарностям, совместными усилиями заставили работать это чудо китайского программаторостроени я. У меня тоже заработал с драйверами от 13 Квартуса, под вин7 прошилась платка, под восьмеркой тоже перестала система падать с этими драйверами.

  7. #565

    Регистрация
    17.08.2006
    Адрес
    Украина, г.Сарны
    Сообщений
    444
    Позывной
    UR5KIM
    Да, можете.
    Внизу две ссылки на документы, описывающие свойства выводов микросхем используемого семейства Альтеры:
    https://www.altera.com.cn/content/da...iv/ep4ce22.pdf
    https://www.altera.com/content/dam/a.../pcg-01008.pdf
    73! Василий

  8. Спасибо от UN7RX

  9. #566

    Регистрация
    07.08.2006
    Адрес
    KO91OO
    Сообщений
    141
    Позывной
    RX3QFM
    2 UN7RX: Роберт, мне чуть привычнее (недавно стало) смотреть на это из Quarus. Суть - в PinPlanner медленные выводы обозначены треугольниками и в комментарии (при наведении курсора на пин) всплывает нечто о "Vref".
    73! Владимир.

  10. #567
    Livas60, Василий, а у Вас случайно сама схема (которая общая) не экпорт из sPlan? Просто хочу перерисовать схему с учетом изменений, можно конечно графику загнать и поверх нарисовать, но хлопотно, честно говоря. Не осталось .spl?
    RX3QFM, понятно Владимир, спасибо, учту!

  11. #568

    Регистрация
    23.10.2017
    Адрес
    Воронежская область
    Сообщений
    1
    Бластер на стм32, ОС WIN10х64, драйвера подкачались из папки C:\altera\15.0, никаких проблем с драйверами и прошивкой не было. Бластер покупался в комплекте с Алтера 22к на Али у EDA Board в ноябре.

  12. #569

    Регистрация
    17.08.2006
    Адрес
    Украина, г.Сарны
    Сообщений
    444
    Позывной
    UR5KIM
    Цитата Сообщение от UN7RX Посмотреть сообщение
    Василий, а у Вас случайно сама схема (которая общая) не экпорт из sPlan?
    Случайно, да, Роберт:
    Вложения Вложения
    73! Василий

  13. Спасибо от UN7RX


  14. #570
    Подскажите, где можно взять старые версии PowerSDR mRX PS? На гитхабе самая старая 3.3.9.

Страница 57 из 65 ПерваяПервая ... 74754555657585960 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 719
    Последнее сообщение: 25.10.2017, 15:33
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •