Уважаемые посетители! Форум CQHAM.RU существует исключительно за счет показа рекламы. Мы будем благодарны, если Вы не будете блокировать рекламу на нашем Форуме. Просим внести cqham.ru в список исключений для Вашего блокировщика рекламы.
Страница 75 из 164 ПерваяПервая ... 25657273747576777885125 ... ПоследняяПоследняя
Показано с 741 по 750 из 1638

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    EU1SW
    В этой теме предлагается конструкция SDR трансивера из готовых модулей на основе исходных кодов OpenHPSDR & Hermes-Lite, протокол обмена совместим с
    Hermes, управляющая программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, совместим с программой HermesVNA с функционалом векторного анализатора.

    Скрытый текст

    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720, из необязательных компонентов - УВЧ на BFG591, ДПФ.
    Для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. FPGA PLL используется для внутреннего тактирования. Плата АЦП модифицирована, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2. Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц RMDR в 10 кГц порядка -120 дБ, IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jic
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин.

    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП.


    UPDATE 02.01.18

    Скрытый текст

    Добавлен код формирования огибающей CW непосредственно в FPGA
    Самоконтроль CW в наушниках, подключенных к FPGA
    Управление реле преампа от значения аттенюатора Гермес, аттенюация больше -20 выключает реле
    З.Ы. пины по умолчанию изменены для совместимости с платой, перепаяной на 22к ПЛИС, измените под свою распиновку




    Обновление от 10.02.2018

    Hermes_Lite_22k_CW_s idetone_fix192_cwkey _input_tune_out_powe r_control.zip

    Скрытый текст

    Обновление для 22k
    Расширеные кордики RX/TX (low spurs)
    Фиксированный выходной рейт 192 кгц
    2RX+ 1TX
    cwkey input - вход для вертикального ключа или датчиков CW, semi break, время задержки ptt выставляется в powersdr
    активное состояние - пин на массу, поэтому сразу рекомендую в целях сохранности входов ПЛИС цеплять транзисторный оптрон, а светодиод либо подтягивать к плюсу, если у вас ключ, либо выход датчика с ОК, либо соответственно на массу, если ваш датчик выдает логический уровень.
    Аналогично поступить и со входом ptt_in.
    tune output - выход индикации режима tune, в powersdr необходимо включить опцию apollo (tnx rolin)
    регулировка выходной мощности в режиме Гермес, будет работать как регулировка с передней панели софта, так и калибровка в сетапе по диапазонам.
    DAC_ALC - шимированный выход 0-3,3 вольта
    На выходном пине ПЛИС монтируем делитель, например 4,7 и 3 кОм, что бы привести верхнюю границу к опорному ЦАП 1,25 вольта, и фильтрующую емкость.
    Изменения в обвесе DAC: пин
    INT/EXT (16) поднять с массы и подключить к аналоговому плюсу DAC, сигнал с выхода делителя подать на референсный вход REFIN (17), вход высокоомный, дополнительная блокировка по ВЧ будет не лишняя.
    Не забудьте пожалуйста расставить пины согласно своего хардверного дизайна.
    todo: аудиокодек, медленный АЦП


    Обновление от 11.02.2018
    Hermes_Lite_22k_CW_s idetone_fix192_cwkey _input_tune_out_powe r_control_WM8731_OK. zip

    Скрытый текст

    Обновление для 22k (Tnx Василий UR5KIM! за тестирование и багфикс )
    Теперь микрофон и наушники на борту
    аппаратный I2S кодек Wolfson WM8731, использовалась платка с Али наподобие такой https://ru.aliexpress.com/item/FREE-...674210328.html
    требует доработки, нужно поднять 2 ножки, для перевода контрольного интерфейса в режим SPI
    Для совместимости параллельно оставлен текущий код дельтасигма модуляторов для наушников из предыдущих версий
    О доработке немного позже
    Пожалуйста не забывайте выставлять распиновку в соответствие со своей хардверной конфигурацией.


    Обновление от 16.04.2018, полный фарш от Сергея

    Вложения


    Скрытый текст

    Апдейты для обоих плат,
    в версию 10К включены все последние обновления, увеличена раскачка в телеграфе, вместо отдельного выхода на наушники теперь там живет кодек, ШИМ выход на наушники пришлось убрать, ибо не компилировалось, и больше туда все... )
    в обоих прошивках MCP3202 активен, название сигналов согласно схеме, проверяйте распиновку всех сигналов согласно вашему монтажу, компилируйте и наслаждайтесь отличным приемом )

    Добавлено через 12 минут(ы):

    для того, что бы поправить, в файле hermes_lite_core.v ищем кусок текста, и соответственно убираем палки // где надо, и добавляем где не надо
    Код:

    Код:
    //// w/o slowADC 
    //assign AIN1 = 0; 
    //assign AIN2 = 0; 
    //assign AIN3 = 0; 
    //assign AIN4 = 0; 
    //assign AIN5 =  200; 
    //assign AIN6 = 1000; 
    //// end      
    
    //// ADC78H90CIMT 
    //Hermes_ADC ADC_SPI(.clock(pll_12288), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI), 
    //                   .AIN1(AIN1), .AIN2(AIN2), .AIN3(AIN3), .AIN4(AIN4), .AIN5(AIN5), .AIN6(AIN6));   
    //// end     
    
    //// MCP3202 tnx N7DDC 
    Angelia_ADC ADC_SPI(.clock(IF_CLRCLK), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI),                    
    .AIN1(AIN1), .AIN2(AIN2)); 
    assign AIN3 = 0; 
    assign AIN4 = 0; 
    assign AIN5 =  200; 
    assign AIN6 = 1000; 
    //// end   
    
    //// MCP3204 
    //Angelia_AD4 ADC_SPI(.clock(IF_CLRCLK), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI), 
    //                   .AIN1(AIN1), .AIN2(AIN2));
     //assign AIN3 = 0;
     //assign AIN4 = 0; //assign AIN5 =  200; 
    //assign AIN6 = 1000; 
    //// end







    Информация от RX3QFM
    Добавлен хелп по работе с Quartus (версия 15.0 Web Edition) и программированию FPGA





    Информация от UR5KIM
    Схемы и рисунки печатных плат модуля усилителя ВЧ приемника и модуля ЦАП передатчика.

    Скрытый текст

    Файлы корректировались мною после изготовления плат для устранения замеченных недостатков, так что возможно чего-то не учел. Но, надеюсь, что все нормально.
    Схемы в spl, а печатные платы в lay6 форматах. На всякий случай прикладываю файлы схем в графическом виде, а рисунки печаток в pdf файлах. За масштаб при их распечатке не ручаюсь.
    В схеме DAC модуля нарисовано два варианта подключения питания аналоговых узлов микросхемы DAC904E - 3,3 Вольта или 5 Вольт. Эти цепи нарисованы штриховой линией. На печатной плате это подключение нужно сделать, запаяв соответствующую ферритовую бусину. Одновременно должна быть запаяна только одна бусина из двух, помеченных красной точкой на рисунке платы в файле формата lay6!
    Печатки довольно простые, но для облегчения монтажа при наведении указателя мышки на любой элемент в программе SprintLayout подсвечивается номинал этого элемента.
    Платы двухсторонние. Нижняя сторона сплошная фольга, которая используется как общий провод. Она зенкуется в нужных местах под выводы разъемов и перемычки, которая есть на плате усилителя. Подключение элементов к нижнему слою фольги производится короткими отрезками провода или монтажными пистонами, которые пропаиваются с двух сторон платы.
    При изготовлении плат способом ЛУТ рисунки нужно печатать зеркально.
    Подключение микросхемы ЦАП к выводам Альтеры должно соответствовать вашему варианту компиляции программы. Я указал на схеме свой.
    Что непонятно - спрашивайте, постараюсь ответить.






    От RA4UKL. Update 02.01.18
    Желающим собрать плату ADC самостоятельно, пост. Схема даташитная, плата обновлена.




    Комментарий модератора

    1. UN7RX:
    2. Всех предупреждаю - авторские ветки на CQHAM будут модерироваться предельно жестко. Если вам что-то не нравится, вы в них просто не заходите, а за наезды на авторов будут баны вплоть до пожизненных. Никаких шуток!
    Последний раз редактировалось UN7RX; 08.04.2019 в 19:57.
    73! Сергей



  2. #741

    Регистрация
    07.08.2006
    Адрес
    KO91OO
    Сообщений
    197
    Позывной
    RX3QFM
    Цитата Сообщение от Сергей1971 Посмотреть сообщение
    Всем доброго вечера.Кто нибудь может нарисовать блок схему на Hermes_Lite_22k_CW со всеми связями и разрядностью. Чтоб понимать из чего состоит и как между собой взаимодействуют компоненты.А то в Верилоге совсем ни бумбум.
    Есть в Quartus такой инструмент, называется "RTL-viewer". Он делает то, что Вам хотелось бы.
    Но, поскольку Вы даже не удосужились хотя бы попробовать, то ответ:"Нет, схемы мы рисовать "не можем"".
    Извините.
    73! Владимир.

  3. #742

    Регистрация
    08.01.2016
    Адрес
    г.Раменское МО
    Сообщений
    33
    Записей в дневнике
    1
    Позывной
    бывший RK6AYX
    Спасибо не знал.Буду пробовать.Ни в Верилоге ни в Квартусе я не когда не работал, поэтому такие вопросы.
    С уважением Сергей.

  4. #743
    Прошился версией variable горят два крайних светодиода-это правильно?
    Миниатюры Миниатюры Нажмите на изображение для увеличения. 

Название:	Фото0003.jpg 
Просмотров:	556 
Размер:	436.6 Кб 
ID:	280909  

  5. #744
    Цитата Сообщение от RX3QFM Посмотреть сообщение
    Есть в Quartus такой инструмент, называется "RTL-viewer". Он делает то, что Вам хотелось бы.
    Но, поскольку Вы даже не удосужились хотя бы попробовать
    Владимир, если бы Сергей1971, не спросил, то наверное за исключением трех-пяти человек в этой теме, остальные, включая меня, понятия об этом не имели бы. Реально тяжелая тема... Вот уж действительно, за все приходится платить, в том числе за кажущуюся простоту.
    Цитата Сообщение от labuda51 Посмотреть сообщение
    это правильно
    У меня ни на одной плате после правильной прошивки не светились, так светятся только на новой, не прошитой.

  6. #745
    UN7RX.На не прошитой плате были бегущие огни из 4 светодиодов.Прикручу LAN посмотрю.

  7. #746

    Регистрация
    07.08.2006
    Адрес
    KO91OO
    Сообщений
    197
    Позывной
    RX3QFM
    Роберт, ну Вы знаете, я не так часто срываюсь на сарказм, но иногда бывает.
    Тема действительно тяжелая для тех, кто хочет "взять и спаять".
    Возможно, даже имеет смысл в шапку вынести, что эта тема для тех, кому нужно ядро современного DUC/DDC трансивера за 150$, с очень неплохими параметрами, но при этом нужно не бояться осваивать что-то новое. В прочем, она, как и вся эта область довольно новая, хоть и в любительском радио уже более 10 лет витает.
    Я не знаю... Просто иногда некоторые вопросы буквально в ступор ставят. Сама формулировка "я верилога не знаю, изучать не хочу, но вы ДОЛЖНЫ мне нарисовать" просто ушибает. И это не то что к Сергею RK6AYX, а просто при каждом втором обращении происходит. Да, непросто...
    PS: Вот в данном случае не смог смолчать. Ни кто же не обещал бесплатных курсов по Quartus или verilog.
    Последний раз редактировалось RX3QFM; 31.01.2018 в 23:45.
    73! Владимир.

  8. Спасибо от UN7RX

  9. #747

    Регистрация
    17.08.2006
    Адрес
    Украина, г.Сарны
    Сообщений
    563
    Позывной
    UR5KIM
    Цитата Сообщение от labuda51 Посмотреть сообщение
    Прошился версией variable горят два крайних светодиода-это правильно?
    А это зависит от того как Вы назначили выводы ПЛИС.
    73! Василий

  10. #748
    Livas60.В прошивке ничего не менял шил как есть.Правда были проблемы с установкой usb blastera и конвертацией sof в jic.Просто распиновка меня полностью устраивала.Наверно платы одинаковые.А может свободные выводы не поставил забыл как называется.

  11. #749

    Регистрация
    08.01.2016
    Адрес
    г.Раменское МО
    Сообщений
    33
    Записей в дневнике
    1
    Позывной
    бывший RK6AYX
    Владимир, Верилог это язык програмирования и он не легкий.Чтобы его изучить даже не один месяц понадобится и то чтобы написать грамртно програму надо иметь блоксхему перед глазами со всеми связями между собой.По крайне мере так мы делали в институте когда изучали Фортран.И где я писал что ВЫ ОБЯЗАНЫ , я спросил сможет ли кто?
    С уважением Сергей.


  12. #750
    Цитата Сообщение от Сергей1971 Посмотреть сообщение
    я спросил сможет ли кто?
    В проекте OpenHPSDR (из которого это все выросло) есть подборка видеоуроков (автор Kirk Weedman). Смотрите и изучайте, сделаны они как раз по теме SDR.

    Верилог на самом деле очень прост как язык, основной нюанс в том, что он не совсем традиционно "исполняется" если так можно выразиться.
    С Уважением,
    Олег

  13. Спасибо от RX3QFM

Страница 75 из 164 ПерваяПервая ... 25657273747576777885125 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 727
    Последнее сообщение: 28.02.2019, 13:38
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •