Уважаемые посетители! Форум CQHAM.RU существует исключительно за счет показа рекламы. Мы будем благодарны, если Вы не будете блокировать рекламу на нашем Форуме. Просим внести cqham.ru в список исключений для Вашего блокировщика рекламы.
Страница 141 из 203 ПерваяПервая ... 4191131138139140141142143144151191 ... ПоследняяПоследняя
Показано с 1,401 по 1,410 из 2024

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1
    Аватар для EU1SW
    Регистрация
    01.07.2009
    Адрес
    Originally Minsk, but QRM ) near Minsk/2
    Сообщений
    3,854
    Записей в дневнике
    1
    Позывной
    EU1SW

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    EU1SW
    В этой теме предлагается конструкция SDR трансивера из готовых модулей на основе исходных кодов OpenHPSDR & Hermes-Lite, протокол обмена совместим с
    Hermes, управляющая программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, совместим с программой HermesVNA с функционалом векторного анализатора.

    Скрытый текст

    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720, из необязательных компонентов - УВЧ на BFG591, ДПФ.
    Для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. FPGA PLL используется для внутреннего тактирования. Плата АЦП модифицирована, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2. Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц RMDR в 10 кГц порядка -120 дБ, IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jic
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин.

    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП.


    UPDATE 02.01.18

    Скрытый текст

    Добавлен код формирования огибающей CW непосредственно в FPGA
    Самоконтроль CW в наушниках, подключенных к FPGA
    Управление реле преампа от значения аттенюатора Гермес, аттенюация больше -20 выключает реле
    З.Ы. пины по умолчанию изменены для совместимости с платой, перепаяной на 22к ПЛИС, измените под свою распиновку




    Обновление от 10.02.2018

    Hermes_Lite_22k_CW_s idetone_fix192_cwkey _input_tune_out_powe r_control.zip

    Скрытый текст

    Обновление для 22k
    Расширеные кордики RX/TX (low spurs)
    Фиксированный выходной рейт 192 кгц
    2RX+ 1TX
    cwkey input - вход для вертикального ключа или датчиков CW, semi break, время задержки ptt выставляется в powersdr
    активное состояние - пин на массу, поэтому сразу рекомендую в целях сохранности входов ПЛИС цеплять транзисторный оптрон, а светодиод либо подтягивать к плюсу, если у вас ключ, либо выход датчика с ОК, либо соответственно на массу, если ваш датчик выдает логический уровень.
    Аналогично поступить и со входом ptt_in.
    tune output - выход индикации режима tune, в powersdr необходимо включить опцию apollo (tnx rolin)
    регулировка выходной мощности в режиме Гермес, будет работать как регулировка с передней панели софта, так и калибровка в сетапе по диапазонам.
    DAC_ALC - шимированный выход 0-3,3 вольта
    На выходном пине ПЛИС монтируем делитель, например 4,7 и 3 кОм, что бы привести верхнюю границу к опорному ЦАП 1,25 вольта, и фильтрующую емкость.
    Изменения в обвесе DAC: пин
    INT/EXT (16) поднять с массы и подключить к аналоговому плюсу DAC, сигнал с выхода делителя подать на референсный вход REFIN (17), вход высокоомный, дополнительная блокировка по ВЧ будет не лишняя.
    Не забудьте пожалуйста расставить пины согласно своего хардверного дизайна.
    todo: аудиокодек, медленный АЦП


    Обновление от 11.02.2018
    Hermes_Lite_22k_CW_s idetone_fix192_cwkey _input_tune_out_powe r_control_WM8731_OK. zip

    Скрытый текст

    Обновление для 22k (Tnx Василий UR5KIM! за тестирование и багфикс )
    Теперь микрофон и наушники на борту
    аппаратный I2S кодек Wolfson WM8731, использовалась платка с Али наподобие такой https://ru.aliexpress.com/item/FREE-...674210328.html
    требует доработки, нужно поднять 2 ножки, для перевода контрольного интерфейса в режим SPI
    Для совместимости параллельно оставлен текущий код дельтасигма модуляторов для наушников из предыдущих версий
    О доработке немного позже
    Пожалуйста не забывайте выставлять распиновку в соответствие со своей хардверной конфигурацией.


    Обновление от 16.04.2018, полный фарш от Сергея

    Вложения


    Скрытый текст

    Апдейты для обоих плат,
    в версию 10К включены все последние обновления, увеличена раскачка в телеграфе, вместо отдельного выхода на наушники теперь там живет кодек, ШИМ выход на наушники пришлось убрать, ибо не компилировалось, и больше туда все... )
    в обоих прошивках MCP3202 активен, название сигналов согласно схеме, проверяйте распиновку всех сигналов согласно вашему монтажу, компилируйте и наслаждайтесь отличным приемом )

    Добавлено через 12 минут(ы):

    для того, что бы поправить, в файле hermes_lite_core.v ищем кусок текста, и соответственно убираем палки // где надо, и добавляем где не надо
    Код:

    Код:
    //// w/o slowADC 
    //assign AIN1 = 0; 
    //assign AIN2 = 0; 
    //assign AIN3 = 0; 
    //assign AIN4 = 0; 
    //assign AIN5 =  200; 
    //assign AIN6 = 1000; 
    //// end      
    
    //// ADC78H90CIMT 
    //Hermes_ADC ADC_SPI(.clock(pll_12288), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI), 
    //                   .AIN1(AIN1), .AIN2(AIN2), .AIN3(AIN3), .AIN4(AIN4), .AIN5(AIN5), .AIN6(AIN6));   
    //// end     
    
    //// MCP3202 tnx N7DDC 
    Angelia_ADC ADC_SPI(.clock(IF_CLRCLK), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI),                    
    .AIN1(AIN1), .AIN2(AIN2)); 
    assign AIN3 = 0; 
    assign AIN4 = 0; 
    assign AIN5 =  200; 
    assign AIN6 = 1000; 
    //// end   
    
    //// MCP3204 
    //Angelia_AD4 ADC_SPI(.clock(IF_CLRCLK), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI), 
    //                   .AIN1(AIN1), .AIN2(AIN2));
     //assign AIN3 = 0;
     //assign AIN4 = 0; //assign AIN5 =  200; 
    //assign AIN6 = 1000; 
    //// end







    Информация от RX3QFM
    Добавлен хелп по работе с Quartus (версия 15.0 Web Edition) и программированию FPGA





    Информация от UR5KIM
    Схемы и рисунки печатных плат модуля усилителя ВЧ приемника и модуля ЦАП передатчика.

    Скрытый текст

    Файлы корректировались мною после изготовления плат для устранения замеченных недостатков, так что возможно чего-то не учел. Но, надеюсь, что все нормально.
    Схемы в spl, а печатные платы в lay6 форматах. На всякий случай прикладываю файлы схем в графическом виде, а рисунки печаток в pdf файлах. За масштаб при их распечатке не ручаюсь.
    В схеме DAC модуля нарисовано два варианта подключения питания аналоговых узлов микросхемы DAC904E - 3,3 Вольта или 5 Вольт. Эти цепи нарисованы штриховой линией. На печатной плате это подключение нужно сделать, запаяв соответствующую ферритовую бусину. Одновременно должна быть запаяна только одна бусина из двух, помеченных красной точкой на рисунке платы в файле формата lay6!
    Печатки довольно простые, но для облегчения монтажа при наведении указателя мышки на любой элемент в программе SprintLayout подсвечивается номинал этого элемента.
    Платы двухсторонние. Нижняя сторона сплошная фольга, которая используется как общий провод. Она зенкуется в нужных местах под выводы разъемов и перемычки, которая есть на плате усилителя. Подключение элементов к нижнему слою фольги производится короткими отрезками провода или монтажными пистонами, которые пропаиваются с двух сторон платы.
    При изготовлении плат способом ЛУТ рисунки нужно печатать зеркально.
    Подключение микросхемы ЦАП к выводам Альтеры должно соответствовать вашему варианту компиляции программы. Я указал на схеме свой.
    Что непонятно - спрашивайте, постараюсь ответить.






    От RA4UKL. Update 02.01.18
    Желающим собрать плату ADC самостоятельно, пост. Схема даташитная, плата обновлена.




    Комментарий модератора

    1. UN7RX:
    2. Всех предупреждаю - авторские ветки на CQHAM будут модерироваться предельно жестко. Если вам что-то не нравится, вы в них просто не заходите, а за наезды на авторов будут баны вплоть до пожизненных. Никаких шуток!
    Последний раз редактировалось UN7RX; 08.04.2019 в 19:57.
    73! ***a few homemade DDC|DUC rigs, Malamute DDC, Storch-X DDC 7"



  2. #1401
    Аватар для EU1SW
    Регистрация
    01.07.2009
    Адрес
    Originally Minsk, but QRM ) near Minsk/2
    Сообщений
    3,854
    Записей в дневнике
    1
    Позывной
    EU1SW
    Собственно вот, от AB4OJ, параметры DDC трансивера с AD6645 в приемнике http://www.ab4oj.com/nsprog/adat.pdf
    Старая школа, он прекрасен )
    73! ***a few homemade DDC|DUC rigs, Malamute DDC, Storch-X DDC 7"

  3. Спасибо от UN7RX

  4. #1402
    2007 год, офигеть.

  5. #1403
    Поделюсь и я своими бедами.
    Помогите локализовать проблему хотя бы до отдельной платы.
    Проблема в следующем - вдруг пропала шумовая дорожка. Сигнал DRY наблюдаю тестером (1,65В) до 24 ноги ПЛИС. Программа соединяется с трасивером (в настройках появляются IP, MAC, VER, ID), но после этого зеленый светодиод на разъеме платы ЛАН перестает мигать, команды из программы в трансивер не поступают. По шлейфам между этими тремя платами все норм (от и до прозваниваются, замыканий между собой и на корпус нет). Прошивку перезаливал, процесс завершился успешно. Но работа не возобновилась. На четырех младших выходах АЦП тестером вижу от 1,31 до 1,56В (без антенны), выше 0,16-0,17В. Подношу отвертку к входному трансу - начинается шевеление и в более старших разрядах.
    Попытался запустить тестовый генератор 6МГц (спасибо Сергею и Василию). Но ожидаемо несущей на 6МГц не увидел. Ведь общения между программой и трансивером после включения и соединения нет.
    Что неисправно? Нужна помощь коллективного разума!
    Спасибо!
    Юрий.

  6. #1404
    Цитата Сообщение от alex_m Посмотреть сообщение
    уровень опорника выходит за пределы Absolute Maximimum Rating в даташите АЦП и там-же сказано, что при выходе за указанные пределы возможна деградация чипа и выход его из строя.
    Вы уже поднимали эту тему ранее, вот тут. Так вроде ни к чему конкретному не пришли. Думаю, актуальность вопроса никуда не делась. Но мне категорически не нравится метод с ограничением напряжения диодами. Аттенюатором - да, но не диодами. И все-таки нужно нагружать трансформатор со стороны АЦП на эквивалентную Ктр нагрузку. Никакой широкополосности от него тут конечно не требуется, но все-таки 96МГц, тут явно КСВ трансформатора страшненький.

  7. #1405

    Регистрация
    10.11.2016
    Адрес
    Харьков
    Сообщений
    4,420
    RA1QIT, если на шине данных от АЦП данные шумят, АЦП скорей всего работает.
    Потребление модуля АЦП по 5 вольтам должно быть на уровне 280-290 мА.

    Прозвоните сигнал DRY от АЦП до ножки на FPGA. У меня периодически возникал похожий глюк, оказалось из-за плохого контакта на IDC разъёме. Дожал и стало стабильно работать.

    Проверьте, что вывод FPGA (тот, который транзитный на гребёнке), к которому подключен сигнал DRY настроен в Pin Planner на вход, иначе будет мешать.

    Проверьте контакты к LAN модулю. При плохом контакте, связь может иногда отваливаться.

    Попробуйте старую прошивку. У меня на последней версии нестабильное подключение. Чтобы подключиться приходится несколько раз перезапускать подключение, т.к. после подключения отсутствует сигнал. На старой прошивке подключение стабильное.

    Цитата Сообщение от UN7RX Посмотреть сообщение
    Думаю, актуальность вопроса никуда не делась. Но мне категорически не нравится метод с ограничением напряжения диодами. Аттенюатором - да, но не диодами.
    Мне наоборот не нравится без диодов. Диоды стоят во всех референсных схемах от AD и на фирменной отладочной плате AD6645. Но колхозить диоды навесным монтажём не хочется, поэтому пока подключаю через аттенюатор. Возможно сделаю как у Сергея, только на 1N4148. Такой вариант выглядит наиболее аккуратным с точки зрения монтажа.

    Кстати, для защиты от статики ставлю на входе с антенны пару встречно включенных 1N4148. Пока вроде заметного ухудшения не заметил, визуально работает также как и без диодов. Может где-то спуры искажений и вылазят, но визуально этого не замечаю, зато с диодами на входе спокойней
    Последний раз редактировалось alex_m; 21.12.2018 в 23:07.

  8. #1406
    Аватар для EU1SW
    Регистрация
    01.07.2009
    Адрес
    Originally Minsk, but QRM ) near Minsk/2
    Сообщений
    3,854
    Записей в дневнике
    1
    Позывной
    EU1SW
    Цитата Сообщение от UN7RX Посмотреть сообщение
    Но мне категорически не нравится метод с ограничением напряжения диодами. Аттенюатором - да, но не диодами
    Я отписывался как то уже по этому вопросу, и мне казалось что этот вопрос закрыт. Повторюсь, ибо никто же не читает, страниц много нафигачили )
    В моем варианте с выхода CMOS опорного генератора распаян делитель, 470 и 100 Ом, а на вторичке 2хКД922, встречно параллельно. Также никто не запрещает нагрузить вторичку на 200 Ом, если есть чувство, что так будет по феншую. А первоначально, в приемнике, вообще все тактировалось с выхода ПЛИС, такой же CMOS, без АТТ и диодов. Фантазии на тему деградации АЦП от высокого уровня клока обсуждать пожалуй не буду. У меня "это" работает в разы дольше, чем у повторивших, и никаких признаков деградации чего бы то ни было. Надо еще видимо фантазеров учить читать даташиты, по входу клока стоят диоды на землю и питание, если амплитуда превысит питание, или уйдет в минус относительно общего - диоды будут сливать в общий, либо в шину питания, если ток превысит 25 мА, кристалл и соединения с кристаллом могут быть повреждены. Я конечно не в курсе, чем именно тактируют господа. Но если в общем - да, превышать токи не стоит )

    Добавлено через 5 минут(ы):

    Цитата Сообщение от RA1QIT Посмотреть сообщение
    Но ожидаемо несущей на 6МГц не увидел. Ведь общения между программой и трансивером после включения и соединения нет.
    напрямую компьютер и трансивер пробовали соединять?
    Последний раз редактировалось EU1SW; 22.12.2018 в 06:35.
    73! ***a few homemade DDC|DUC rigs, Malamute DDC, Storch-X DDC 7"

  9. #1407
    Аватар для EU1SW
    Регистрация
    01.07.2009
    Адрес
    Originally Minsk, but QRM ) near Minsk/2
    Сообщений
    3,854
    Записей в дневнике
    1
    Позывной
    EU1SW
    Кстати, о птицах... В соседней теме восторгаются мягкостью и прозрачностью звучания одного сдр )
    Смеха ради прогнал тест цифрового домена, в дуплексе, в петле включены: тестовый двухтональный генератор psdr, весь передающий тракт в плис (апкорвертер, кордик), петля в цифре с выхода передатчика на вход приемника, весь приёмный тракт плис (кордик, дециматор), фильтры псдр. На 28 мгц ИМД3 цифрового домена более 100 дб, визуально ближе к 110, ограничено шумами. Из старого, сквозной ИМД3 включая аналоговый домен, измерения были полтора года назад, не повторял, лучше 85 дБ, сюда входят имд ЦАП, АЦП, и двух фнч... Возможно, если повторить измерения сейчас, то будет лучше, но пусть кто нибудь скажет, что это плохо )))
    73! ***a few homemade DDC|DUC rigs, Malamute DDC, Storch-X DDC 7"

  10. #1408
    Аватар для Genadi Zawidowski
    Регистрация
    22.07.2004
    Адрес
    Санкт-Петербург
    Сообщений
    11,085
    Записей в дневнике
    20
    Позывной
    UA1ARN
    Цитата Сообщение от RA4UKL Посмотреть сообщение
    не назначенный в пинпланнере вывод плис сажал такт.
    Это определяет вот такая настройка:
    Нажмите на изображение для увеличения. 

Название:	Untitled.png 
Просмотров:	1002 
Размер:	20.1 Кб 
ID:	303052
    ... Я там глубину сам промерял!

  11. Спасибо от alex_m, RA4UKL

  12. #1409
    Коллеги, всем огромное спасибо! Особенно Василию - он дольше всех меня терпел.
    Сергей, у меня из приборов только китайский М-838, которому 25лет(не вру). Им я прозваниваю шлейфы и измеряю напряжения относительно корпуса.
    Юрий, у меня такой же КГ как и у Вас и плата на основе Вашей. Интересно какие напряжения показывает цешка у Вас на выходе КГ и на выходе транса?
    alex_m, шлейф DRY прозванивается от 53 ноги АЦП до 24 ноги ПЛИС. С соседями ни чего общего.
    Геннадий, pin88 который я использую в качестве транзитного при включенном трансивере на корпус не прозванивается. Какие настройки в квартале я не смотрел.
    Валерий, запустил я DRY в обход колодок с АЦП с резистором перемычкой на площадку 24 ноги ПЛИС и ВСЁ ЗАРАБОТАЛО!!!
    Ещё раз всем огромное спасибо за помощь и то что ни одна тапка не прилетела!
    Юрий.


  13. #1410

    Регистрация
    10.11.2016
    Адрес
    Харьков
    Сообщений
    4,420
    Цитата Сообщение от RA1QIT Посмотреть сообщение
    pin88 который я использую в качестве транзитного
    вот в этом и вся проблема FPGA по дефолту неиспользуемые пины на выход включает и этот пин закорачивает тактовый сигнал от АЦП. Вам нужно добавить новый входной сигнал, присвоить и присвоить ему в пин планере 88 ногу, чтобы 88 вывод работал на вход. Или сделать как Геннадий выше подсказал, но я этот вариант еще не пробовал

Страница 141 из 203 ПерваяПервая ... 4191131138139140141142143144151191 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 729
    Последнее сообщение: 03.09.2023, 21:04
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •