QRP SDR трансивер Аист (Storch)

[Genadi Zawidowski]

в продолжение фрагментарных обсуждений в теме Как шумит радио (цифровая обработка и слуховой приём) сюда буду складывать информацию по изготовлению и эксплуатации DUC/DDC КВ трансиверов.
Для начала - исправленный конфигурационный файл для программы OmniRig и файл драйверов для Windows 7/XP. Старая версия тут.

Текущую версию с аналогичным набором я выложу в этой теме.
Вот эта ссылка здесь.
Просто с тех пор были улучшения, хотел бы тут уже обновленный вариант разместить.

Исходные тексты программы процессора и FPGA тут.

FPGA загружается процессором при включении трансивера, соответственно образ (.rbf) включен в прошивку процессора как массив.

Вложения

• production-mainunit_v5fm-rezonit_ddc_sv3_(USB x2, wide LCD).rar (1.66 Мб, Просмотров: 9)
• mainunit_sch.pdf (855.0 Кб, Просмотров: 24)
• mainunit_pcb_dim.pdf (5.5 Кб, Просмотров: 13)
• mainunit_pcb_places. pdf (128.5 Кб, Просмотров: 16)
• tc1_stm32f767zi_rom_ WO240120.rar (673.2 Кб, Просмотров: 8)
• tc1_stm32f767zi_rom_ TFT43.rar (680.3 Кб, Просмотров: 9)
• tc1_stm32f767zi_rom_ ILI9341.rar (671.8 Кб, Просмотров: 8)
• Storch_v7.doc (50.0 Кб, Просмотров: 14)
• menusettings.doc (169.0 Кб, Просмотров: 12)
• Storch - DIN8.xls (34.5 Кб, Просмотров: 13)

Комментарий модератора

1. UN7RX:
2. В теме КАТЕГОРИЧЕСКИ запрещены ЛЮБЫЕ вопросы по купле-продаже чего бы то ни было. Все вопросы автору в ЛС и другие средства связи. Все риски - ваши проблемы.
   Нарушители будут строго наказываться, если запрет нарушит автор - тема закроется навсегда.

[SVd2004]

Это к чему?

Расположение ADC и FPGA, причина наводок видимо другая.

[Kia2700d]

И что отделять-то

айком видимо разводил плату по всем правилам. АЦП расположен на границе между аналоговой и цифровой GP.
https://e2e.ti.com/support/data_conv...ign_notes/1393

Скрытый текст

A:You should always start your layout with the ground as your priority. One way to approach the layout is to utilize the split-plane concept. Create a digital portion and an analog portion to your PCB. Place a split between them so as to create a digital ground and a separate analog ground. Place the data converter over the top of the split. Place all your analog components in the analog portion, and the digital components on the digital portion. Only route signals for the analog portion within the analog ground area. The same is true for the digital, so keep all digital traces within the digital ground area. Once you have verified that all signals are routed appropriately, connect the two grounds together under the data converter. If you desire to have the single plane area, remove the split entirely.

[rolin]

хотите в размерах под маламута плату для Вас разведу? 14 бит АЦП вот так же вплотную посттавим... После сборки все узнаем... Будет автономный аппарат без оконечника с полосовиками, без антенного реле... Заказ первого экземпляра за ваш счёт...

А Маламут это что, пример миниатюризации ? Да ладно...
Примеры разводок, что я приводил выше - это все было в железе испробовано, так что ваша ирония неуместна.

И, кстати, зачем на генератор вешать формирователь, ухудшая при этом джиттер ? Он что, в полуметре от АЦП находится ? Поставьте его в сантиметре и не нужны будут эти лишние запчасти.

[Genadi Zawidowski]

А Маламут это что, пример миниатюризации ? Да ладно...

ПОдразумеваю корпус... Но ведь действительно в два раза меньше нынешнего Аиста?

в полуметре от АЦП

В моем варианте... куда тащить? К АЦП или к ЦАП? FPGA ей все равно, какой клок... Напомню, АЦП при передаче выключаю.
Так что делить как-то придется. Сейчас на резисторах, AD9510 уже примериваю...
ps: да, с Рождеством если что...

[rolin]

Genadi Zawidowski, клок на плисину идет с АЦП, одновременно с линией данных. Нет никакого смысла тащить на плис отдельную линию клока.
Оно ж там специально так задумано, что клок с АЦП выходит уже правильно сфазированным и готовым для успешного захвата данных без необходимости колдовать с фазой в плис.

с Рождеством

[Genadi Zawidowski]

там специально так задумано

Я же писал... На передаче АЦП с его формирователем отключается... При приеме да, его клок тактирует дерандомайзер и вход FIFO. Ясно, передающая часть тактируется от генератора напрямую. ЦАП так же от генератора.
Ну потребляет АЦП полампера!

[rolin]

Genadi Zawidowski, экономить ток во время передачи, это такое ... неоднозначное решение. Можно сэкономить, если сделать импульсный понижающий преобразователь до 4.2 вольт а потом LDO на 3.3. У меня помнится в SDR-Deluxe вся плата вместе с немаленьким третьим циклоном забитым по завязку потреблял 0.5 ампер от 12 Вольт.

И может в АЦП есть какой-то режим энергосбережения, когда клок не тушится.

[Genadi Zawidowski]

До введения импульсного стабилизатора на 1.2 вольта аист потреблял на пр теме по 12 волттам 650 ма, при передаче без оконечника 340 ма. Введение импульсника раза в полтора убавило аппетит. На приёме. Считаю нужным отключать АЦП на передаче.
Гасим входом шатдаун. Клок выключается, совсем.

[rolin]

аист потреблял на пр теме по 12 волттам 650 ма, при передаче без оконечника 340 ма.

В том-то и дело, что без оконечника, а кому он без оконечника нужен ?

Ясно, передающая часть тактируется от генератора напрямую. ЦАП так же от генератора.

ЦАП тактируется от плисины, параллельно с шиной данных. Нет никакого смысла тянуть к нему сигнал от генератора, если его можно с тем же успехом протянуть через плисину.
Если конечно вы не отключаете клок от АЦП во время передачи... Но подумайте - генератор работает только на АЦП, чистое здоровье, максимальные параметры.

[Genadi Zawidowski]

Если также решать эти проблемы, и АЦП можно через ПЛИС тактировать... Короче , оставим. ЭСЛ сигнал с клоком нормально парой протаскивается. Один буфер не повредит. Вот вы до сих пор не сделаете нормальный выход ЦАП, все резисторами согласовывается... А можно убрать усилитель.