Страница 25 из 25 ПерваяПервая ... 1522232425
Показано с 241 по 248 из 248

Тема: Бюджетный двухканальный модульный DDC/DUC КВ|УКВ ПЧ

  1. #1

    Бюджетный двухканальный модульный DDC/DUC КВ|УКВ ПЧ

    В продолжение темы http://www.cqham.ru/forum/showthread...-%F1-%C0%EB%E8 бюджетных модульных трансиверов предлагается вариант исполнения на основе модуля содержащего 2 канала АЦП AD9226, 12 битный АЦП, 65 М.
    Пример https://ru.aliexpress.com/item/FREE-...563131271.html
    Для постепенного расширения, с целью снизить первоначальные затраты и порог вхождения возможна комплектация двумя одноканальными модулями https://ru.aliexpress.com/item/RS485...827169756.html
    Степень и глубина доработки модулей зависит от степени и желания дорабатывающего, для старта достаточно выпаять входной резистивный делитель, и на освободившиеся пятаки запаять ФНЧ 30 МГц третьего порядка и его нагрузку 50 Ом, для согласования с антенной, для приема 160-80-40 этого более чем достаточно. Без доп. УВЧ, при использовании полноразмерных антенн, на 40 метрах обычный эфирный шум диапазона в тихой сельской местности превышает уровень шумов АЦП на 1-2 балла шкалы S-метра. WSPR, JT - без проблем. Вещалки не мешают.
    В продвинутом варианте вся входная часть заменяется на ФНЧ, и трансформатор 1:2, согласно даташита, за счет исключения ОУ понижает шум АЦП еще балл.
    Базовый модуль ПЛИС Альтера Циклон 4 обьемом 22К ячеек
    Пример https://ru.aliexpress.com/item/FPGA-...834586200.html
    Для загрузки прошивки необходим USB-Blaster, для тех, у кого нет, возможен комплект https://ru.aliexpress.com/item/FPGA-...834582202.html
    Сетевой обмен последством модуля PHY 100Мбит
    пример https://ru.aliexpress.com/item/Lan87...673201037.html
    Набортный ввод/вывод аудио - модуль WM8731
    пример https://ru.aliexpress.com/item/FREE-...674210328.html
    Доработка модуля описана здесь http://www.cqham.ru/forum/showthread...=1#post1497262
    Опорный генератор 122,88 МГц, возможны варианты установки CMOS или PECL, ПП предполагает возможность задействовать внешний источник опорной частоты, Гиацинт, к примеру, тут возможны варианты, я еще не определился, в текущей прошивке не поддерживается.
    Модули тактируются половинный значением опорной, т.е. 61,44 МГц, ЦАП - полной скоростью
    TX ЦАП DAC904 или AD9744 (для 9744 25-й пин соединить с 26-м капелькой припоя)
    Текущая прошивка поддерживает выходной рейт 48/96/192/384, 2 независимых RX, 1 TX, регулировку мощности, набортное аудио, формирование огибающей CW и самоконтроль в ФПГА.
    В архиве исходники и файлы прошивки под приложеный lay.
    На ПП разведен буферный каскад на BFG591, можно использовать в зависимости от сферы применения, как буфер опорника для смесителей трансвертеров, либо как буфер выхода ЦАП (перемычка из тонкого коаксиала).
    Выход ЦАП можно паять под свои нужды, либо трансформатор, либо просто резистивная нагрузка, в зависимости от того, какой уровень выхода нужен, на резисторах -10 дБм, с трансформатором до +5-6 дБм
    Разводил под VCXO с выходом PECL, прислали CMOS, в общем все запаивать не нужно, руководствуйтесь здравым смыслом и схемами из предыдущей темы. В ПП сделаны вырезы под разъем PHY и разъем программирования ФПГА. Доработки разводки, с условием последующей публикации в теме, естественно приветствуются.
    Для примера компоновки фото плат и "бутерброда", АЦП не показан, расположен на шлейфе, на плате трансвертеров 144.
    На шлейфе естественно можно подключить и AD6645, с прошивками из предыдущей темы, откорректировав распиновку, освободившиеся пины вторым шлейфом завести на плату коммутации ДПФ.
    Исходные коды и разводка ПП представлены "как есть" и могут использоваться с любыми целями, в пределах исходных лицензий, развитие ведется автором в свободное время, претензии по недостатку функционала/"не так должно работать" не принимаются

    Квартус у меня 15.0 не изменился с предыдущего проекта, ответы на многие вопросы можно попробовать сначала посмотреть по ссылке в начале поста, используя предыдущую тему как ФАК

    Дополнение для этого модуля:


    Описание модификации от Сергея, пост 82.
    ----------------------------------------------------------------------------------------
    Последний раз редактировалось UN7RX; 15.08.2018 в 22:50.
    73! Сергей



  2. #241

    Регистрация
    15.09.2006
    Адрес
    Харьков
    Сообщений
    434
    Позывной
    ur3les
    Цитата Сообщение от Genadi Zawidowski Посмотреть сообщение
    Кстати, а что в этой схеме может ТАК свистеть?
    Интерфейс. Уровни TTL, шлейф. Непосредственно на вход АЦП во всех мыслимых зонах Найквиста.

  3. #242
    Цитата Сообщение от EU1SW Посмотреть сообщение
    ...выйдет программист из отпуска, он вам все "очень важные сигналы" то повыведет...
    Доброе время суток, Сергей.
    На счет сигналов, решил, все управляется. Вот с синхронизацией генератора 122.88 от внешней опоры, для меня, не подемная задача.
    Генератор "плавает" +- примерно 100 Гц, проверял по RWM 4.996 МГц и по несущим вещалок на КВ. Точность установки и стабильность у них высокая.
    Частотомера поверенного нет под руками :-).
    На "рассыпухе" ФАПЧ, для этого генератора, мне сделать не проблема, а вот используя возможности ПЛИС ... увы и ах ...
    Может сделаете :-) Не одному мне это полезно будет.
    Удачи, Живите долго и счастливо. 73!

  4. #243

    Регистрация
    15.09.2006
    Адрес
    Харьков
    Сообщений
    434
    Позывной
    ur3les
    Цитата Сообщение от ra3tes Посмотреть сообщение
    а вот используя возможности ПЛИС ... увы и ах ...
    Так это всё есть в оригинальном проекте Hermes. Там 122МГц и 10МГц делятся до 80кГц и сравниваются на элементе XOR. Скопировать этот кусок кода дело нескольких минут.

  5. #244
    VFO, СПС, попробую посмотреть.
    Удачи, Живите долго и счастливо. 73!

  6. #245

    Регистрация
    15.09.2006
    Адрес
    Харьков
    Сообщений
    434
    Позывной
    ur3les
    1. Добавить в списке портов вход опорника и выход фазового детектора:
    input OSC_10MHZ, //10MHz reference in
    output FPGA_PLL, //122.88MHz VCXO contol voltage

    2. Код делителей, в качестве которых используются две PLL и фазовый детектор (практически копия из Гермеса):
    wire ref_80khz;
    wire osc_80khz;

    // Use a PLL to divide 10MHz clock to 80kHz
    C10_PLL PLL2_inst (.inclk0(OSC_10MHZ), .c0(ref_80khz), .locked());

    // Use a PLL to divide 122.88MHz clock to 80kHz as backup in case 10MHz source is not present
    C122_PLL PLL_inst (.inclk0(_122MHz), .c0(osc_80khz), .locked());

    //Apply to EXOR phase detector
    assign FPGA_PLL = ref_80khz ^ osc_80khz;

    Только вместо клока _122MHz вписать имя этого клока из данного проекта. Как он тут называется, ADC_ready?

    3. Создать эти две PLL. Tools -> IP Catalog -> Library -> Clocks -> PLL -> ALTPLL. Теперь одну, ту которая будет делить 10МГц назвать C10_PLL, а вторую соответственно C122_PLL. Ну и соответственно у одной вписать Input clocks 10MHz, Output 80kHz, а у второй естественно Input clocks 122.88MHz, Output 80kHz.

    4. Всё. Компилить.

    5. Ну ещё два новых входа в Pin Planner вписать.

  7. #246
    VFO, СПС, Завтра попробую переварить и попробывать.
    Удачи, Живите долго и счастливо. 73!

  8. #247
    Благодаря помощи VFO, синхронизация генератора 122.88 с внешней "опорой" на борту. Пока, в качестве "опоры", используется 50 МГц генератор на плате FPGA. Все работает очень хорошо, переделать на нормальную "опору" дело 5-ти минут. Фильтр, по управлению генератором , по схеме от Гермеса.
    Нажмите на изображение для увеличения. 

Название:	PLL Loop filter.jpg 
Просмотров:	112 
Размер:	28.6 Кб 
ID:	300580
    Удачи, Живите долго и счастливо. 73!

  9. #248
    Что-то тема заглохла, только автор движется в перед. Здесь про движение . Может кому пригодится, прошивка с ping, PLL 122.88 от внешней опоры, сигналы для управления внешними устройствами (трансвертерами). Плата FPGA из первого поста, кросс-плата Сергея. В прошивке 1 АЦП приемников 2. Фильтр PLL из предыдущего поста, убрать делитель на управлении генератором, кросс-плату надо немного скорректировать под фильтр. В прошивке PLL синхронизируется по генератору установленному на плапе (50 МГц). Для перехода на внешнюю опору , для себя делал 10 МГц, из дополнительного архива распоковать файлы в корень проекта и скомпилировать. Выходы userout расставить в пин-планере как вам надо.
    Вложения Вложения
    Удачи, Живите долго и счастливо. 73!

  10. Спасибо от EU1SW, Radiotester

Страница 25 из 25 ПерваяПервая ... 1522232425

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  3. Двухканальный КСВ метр с выносными датчиками и компьютерным интерфейсом от I2TZK.
    от RV3AM в разделе Конструкции на микроконтроллерах для радиолюбителей
    Ответов: 45
    Последнее сообщение: 03.04.2012, 12:55
  4. Ответов: 5
    Последнее сообщение: 17.03.2012, 07:19

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •