Качество сигнала SI5351

[cqdx]

Добрый день! Подскажите, кто применял модуль SI5351, как данная микросхема в плане спуров при ПЧ 9мгц?

[sgk]

Посмотрите спуры на сайте где были измерения
http://www.ra3apw.ru/proekty/si5351-spectrum/

[cqdx]

Что то как то по качеству сигнала не очень. Даже если сравнивать с AD9850

[igor 2015]

Я сравнивал между собой. Выигрыш отдал как ни странно ad9834 с генератором 75 МГц, после в порядке ухудшения ad9850,si5351

[Vlad9]

Тут http://www.cqham.ru/forum/showthread...%E8%FF)/page10
Олег рассказывает про особенности si5351

[RXDX]

На моё сообщение в указанной выше теме лучше не обращать внимание.
В минувшие выходные мне удалось победить спуры -(30...40) дБ корректировкой алгоритма.
Как и всё остальное, микросхему необходимо "правильно готовить".
За основу взял алгоритм из Network Analyzer от Андрея ******.
Сейчас возможности моего обзорного приёмника SDR Play RSP1A (ДД = 73 дБ) являются ограничивающим фактором.
Завтра и в последующие дни могу выложить картинки для определённых частот генерации.

[Vlad9]

Если можно об алгоритме расскажите.

[RXDX]

За основу взял алгоритм Network Analyzer от Андрея ******.
Код (лично для меня) довольно сложный, местами трудночитаемый. Поэтому решил пойти по другому пути: посмотреть информацию, передаваемую на SI5351A.Так как в Ардуино нет отладчика, то пришлось организовать вывод информации через монитор последовательного порта. Интересовал режим с одним активным выходом CLK0.
Здесь рассмотрен этот частный случай.

На первом этапе в регистры 16,17,18 записывается 128.

reg 16,data 128
reg 17,data 128
reg 18,data 128

Далее производится сброс PLLA и PLLB.

reg 177,data 160

Теперь можно устанавливать требуемые коэффициенты деления исходя из требуемой выходной частоты и частоты опорного кварца.
Пример для частоты кварца 27003000 Гц, выходной частоты 69200000 Гц

reg 26,data 255
reg 27,data 255
reg 28,data 0
reg 29,data 13
reg 30,data 96
reg 31,data 244
reg 32,data 96
reg 33,data 224

reg 42,data 0
reg 43,data 1
reg 44,data 0
reg 45,data 4
reg 46,data 0
reg 47,data 0
reg 48,data 0
reg 49,data 0

При первой установке частоты необходимо включить CLK0
reg 16,data 76
И выполнить сброс PLLA
reg 177,data 32.

Готово.

Дальнейшие операции по смене частоты сводятся к установке коэффициентов деления (регистры 26-33, 42-49) и сбросу PLL (регистр 177).
Если при последующей новой установке частоты не происходит изменения коэффициента деления Multisynth, то запись регистров 42-49 и сброс PLL не требуется.
Достаточно только записать значения в регистры 26-33.
В алгоритм вычисления коэффициентов не вникал.
Куда более читаемо он описан на Баскоме в проекте генератора от ZL2PD.

Интересный момент, что регистры 26-33 (аналогично 42-49) записываются в S5351A за один сеанс записи. Передаётся I2C адрес сишки, затем адрес регистра, затем 8 байт данных. Каждый последующий байт данных соответствует следующему по номеру регистру. Штатная ли это возможность протокола I2C, либо "фишка" SI5351A - не знаю. Как минимум, экономит трафик по I2C.

Добавлено через 6 минут(ы):

Повторюсь, что рассмотрен частный случай, когда используется один выход CLK0 и встроенный кварцевый генератор с внешним кварцем.
В этом случае нас устраивает установки ряда регистров по умолчанию.
В других случаях необходимо обращать внимание на заполнение регистров 3,15,24,149,183,187.

[sgk]

Завтра и в последующие дни могу выложить картинки для определённых частот генерации.

Если можно, то картинки для частот в районе 3,5 МГц для сравнения с ламповыми ГПД.

[alex_m]

чтото у вас на картинках сильно грязный сигнал для сишки.
Вот моя сишка на модуле адафруит (пины сигналов не распаяны, чтобы не ловили помехи, подключение через SMA разъём), 10 МГц:


Библиотека самописная.