Вот именно у Вас и почерпнул это(про 3 и 16 регистр) , а сначала было сомнение - как говорите Вы, проходить путь освоения DataSheet уже легче и быстрее. Вот Вы натолкнули на более правильный путь, за что огромное спасибо. Рассуждая , можно сказать , что сначала хотел использовать "пешку" для манипуляции, теперь очевидно ,что проще программно.
Остается открытым еще вопрос - возможность поворачивать фазу сигнала.
И ето сделано. Есть библ. и для Attiny. Kонечно, если пишете на C/C++.
NT7S etherkit Si5351 with AVR ATtiny microcontrollers
https://github.com/etherkit/si5351-a...-minimal#phase
Вообще библиотека/и в целом имеют много возможностей и функции, которые уже были созданы.
(Если написание собственого кода не является частью процесса развлечения и отдыха у нашем хобби ).
Последний раз редактировалось veso74; 16.04.2019 в 11:19.
Там наверное ПЛИС + ЦАП вот и можно сделать, а если готовая микросхема DDS такое не поддерживает - не сделать, но можно ограничить длительность прямоугольного импульса обычного DDS генератора подобными схемами (одновибраторы):
(ну или вот повертеть фазой на si5351 и тоже логикой сложить в короткий импульс)
Ну да. Например для опорного генератора СДР приёмника, нужны два сигнала одной частоты, но со сдвигом 90 градусов. Можно и аппаратно выполнить, с исходным сигналом вчетверо выше по частоте. Но получить пару сигналов прямо с выхода генератора, всё же более привлекательно. Например, для распространённой сейчас частоты ПЧ 8,867 мгГц. Я у себя кварцев для опорника, пока не нашёл.
Фаза задаётся для СLK0 для CLK1 так.
Оба мультисим для этих выходов "подсоединяются" к одному PLL.
При инициализации в рег. 16 и 17 записываются одинаковые значения. 01001111 - выход включен, используется целочисленный режим дпкд, источник PLLA, инверсия выхода не используется, источник такта и ток 8мА на выходе.
Далее нужно использовать целочисленные коэф.деления ДПКД. То есть не дробные. КД дпкд определяется как 900мгц/нужную частоту на выходе. Для получения сдвига 90 градусов нужно записать в регистр фазы полученный КД мультисима. Допустим нужна частота 7100 килогерц. 900/7,1= 128. Тут есть такой момент- значение регистра фазы не может быть больше 127. То есть нужно использовать проверку полученного кд и если он больше 127 то установить его равным 126. PLL у не глючных китайских Si5351 а нормальных реально перестраивается далеко за указанные в даташите частоты 600-900. Это и позволяет перекрыть все любительские КВ диапазоны сдвинув PLL вниз до 200МГц.
В общем согласно примера полученный КД определён как 126. Следовательно PLL будет 7100000х126 = 894600000 герц. В 165 регистр записываем 126, а в 166 регистр ноль. Далее в 177 регистр записать в пятый бит единицу. Это сброс PLLA и данный бит самоочищается. Сброс нужен для применения установленной фазы. Сброс делаю при смене КД или перезаписи в регистры 165 и 166. Если в 165 написать ноль а в 166 текущий кд то меняется "боковая" в тпп. Далее перестройка ведётся частотой PLL.
Скрин что может выдать Si5351 на частоте 1,3 МГц.
Так же можно получить противофазные 180 градусов сигналы если в 4 бит 16 или 17 регистра записать единицу. То есть включить инверсию по выходу.
Тут не много обсуждали варианты и результаты #379
Я хочу привлечь программистов к обсуждению следующего этапа развития синтезаторов
Deev,Тема ж о Си5351, а не о АД..., она ж как ПЛЛ "организована", а не ДДС. Хоть "программисты", которых Вы хотите "привлечь", могут этого "не заметить".У импортных промышленных DDS генераторов есть функция регулирования ширины прямоугольных импульсов.
Речь о приглашении в другую тему. Если в простых промышленных двухканальных DDS генераторах, между прочим, получаются однопроцентные импульсы хорошей прямоугольности с частотой следования несколько мегагерц, то, специально занявшись, можно достичь, например, 40 мгц.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)