Да не проблема, не патент, смотрите:Сообщение от veso74
Да не проблема, не патент, смотрите:
veso74, ваша идея очень хороша, практически это получится примерно так
цап 10 бит, реверсивный синхронный счётчик на плис
заказана была частота 150 килогерц, значит частота генератора потребуется около 150 мегагерц
Хотя с DDS проще (напр. AD9833, AD9834). ИС доступны. Вероятно нужен будет только выходной усилитель, но подойдет и трансформатор (выходной импеданс ТC не дал).
Если сократить до 8-бит, то потребуется всего 40МГц, справится и 74HC.
согласен, но проблема в том, что хочется не сократить до восьми, а расширить до двенадцати - четырнадцати
в результате взвесив все "плюсы" и "минусы" + стоимость разработки программно-аппаратной части я стал сторонником аналоговой реализации
переосмыслив свою реализацию (2019 год) для диапазона миллигерцы - десятки герц в килогерцы - сотни килогерц, я нарисовал вот это
в теории и идеальной модели всё линейно
реально основная кривизна связана с неидеальностью конденсатора и операционника
и на высоких частотах с инерционностью операционника
на сверхнизких частотах основным затыком было высокое сопротивление резистора "r"
очень неудобно было его делать переменным, с длинными "соплями" от платы к "морде" прибора (наводки от которых не избавишься)
по этому ограничитель амплитуды и узел плавной подстройки частоты были немного извращёнными
тут это не требуется, на заказанных частотах получается невысокое сопротивление при вполне вменяемой ёмкости
12 бит не гарантирую, но один бит можно добавить от тактового входа счётчика.
при этом частота тактирования будет около 300 мегагерц (11 бит, заказанная частота следования пилообразных импульсов 150 килогерц)
честно, я за такое не взялся бы, не имею опыта на таких частотах с такой точностью
Собственно, зачем там даже 11 бит? Симулировал 5-бит, вполне достойно выглядит, для простых применений и частота 32М вполне приемлема при выходе треугольника 1МГц. Если же речь о применениях в измерительной технике, то там не требуется перестройка частоты и годны схемы на ОУ. Оптимально, ограничить ЦАП 6-бит и частоту 500К.
в симуляции всё красиво, но а реалии "забыли про овраги"
допустим, собрал на рассыпухе-логике синхронный счётчик 6 разрядов (плисину на такое как-то тратить не хочется)
какого номинала брать резисторы r2r матрицы?
чем буферизировать матрицу от логики?
как это на плате разводить, чтобы паразитные ёмкости и индуктивности жить не мешали?
ведь 32 мегагерца, это уже укв, если формально подходить
Ну, например, можно взять счетчик Джонсона (или эквивалент на регистрах), а в качестве матрицы применить широко распространенные резистивные сборки... Номинал определяется нагрузочной способностью выходов. И трассировка будет облегчена.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
