SDR DDC трансивер ЕРМАК

[UT4UBK]

Добрый день, по совету старожилов форума , обозвал свою разрабатываемую конструкцию Ермак и выкладываю описание для обсуждения.

Что сейчас готово и запущено:

1. Плата DSP_ARM на базе TI SoC. Экран 5 дюймов, 800x472. OS QNX, написаны и отлажены все драйвера, и гуи. В наличии - сетка 100 мбит и два USB, тачскрин, 4 энкодера, 26 кнопок, основной энкодер. Софт полностью отлажен, гуйня в процессе, приемник принимает. Есть небольшие проблемы с подавлением зеркалки, тк требуется переписать стандартный фильтр гильберта, чтобы получить групповую задержку в целое число раз. Подключение динамиков или телефона, 5 полосный эквалайзер для динамика и микрофона. FPS примерно 25. Можно больше. Врямя старта всей сиcтемы - 5 секунд. На приемнике поднят telnet. Память 64 мб, свободно 40. Автомонтирование флеша. Rootfs развернута в RAM. Есть встроенный флеш диск на 200 мбайт.

2. Плата FIP на ней расположены кнопки и энкодеры, и ставится модуль DSP_ARM.

3. Фронтенд. За оcнову взять Давидовский модуль DDC, полностью переразведен. Шумовая полка порядка -132 dB. Есть проблемы с большими сигналами, при уровне -35dB происходит переполнение. Причины - изучаются.
По предварительным оценкам - приемник тянет два FIR фильтра основной селекции 192 порядка +гильберт 72 + периодически оконный FFT 1024 точки для спектроанализатора. Требуется около 400тыс циклов DSP. Без децимации можно обрабатывать до 760 кгц в реалтайме, с децимацией - 960 кгц, больше, думаю, и не надо. Или ввести второй приемник.

В планах - закончить прошивку DSP (подгружаемые фильтра, шумоподавитель, нотч фильтр, работа на передачу итд ). Сделать вторые, исправленны версии плат. Развести плату разъемов, DPF, УМ и автотюнер.

Во вложении - схема фронтенда, просьба прокоментировать для версии номер 2. Из ошибок - забыл завеcти VCOM на балун. Также выкладываю прошивку FPGA.

Виде работы приемной части выложу позже. Коммерчеcкого интереса не преследую, just for fun. Просьба не пинать пианиста, он играет как может. Это первая моя конструкция в КВ.

Комментарий модератора

1. UN7RX:
2. 
   Всех предупреждаю - авторские ветки на CQHAM будут модерироваться предельно жестко. Если вам что-то не нравится, вы в них просто не заходите, а за наезды на авторов будут баны вплоть до пожизненных.
   Запрещены любые обсуждения в стиле "это не правильно". Авторская ветка предполагает повторение желающими авторской конструкции, ВСЕ. Автор для этого предоставил все необходимое - решайте сами, будете вы это собирать, или пойдет искать что-то другое.

[rolin]

OS QNX, написаны и отлажены все драйвера, и гуи.

Класс! Думаю, этот проект ожидает большое будущее.

Давид, посоветуйте, пожалуйста, как ввести остальные битрейты , вплоть до 960. И возможно - есть ошибка в приемнике.

Скопируйте как есть, код первого приемника из моего проекта Odyssey, тогда и ошибка уйдет и до 960к будет. Но в этом случае передатчик уже не поместится в 10к плисину. Нужно закладывать на 16к в том же корпусе (внимание - распиновка немного отличается от 10к версии).
Либо скопируйте как есть второй (компактный) приемник и получите семплрейт до 192к.
https://github.com/Dfinitski/Odyssey_TRX

Лично я считаю, что для standalone 192к достаточно вполне. И выше частоту I2S шина уже не поддерживает, придется что-то мудрить и возможны проблемы.

Уже сейчас я вижу реальную альтернативу VisAir с открытым исходным кодом и семплрейтом выше 96к.

Добавлено через 20 минут(ы):

Извините, уже вижу плисина на 25к, места хватит на все, но она прямо скажем не народная, стоит немало и сложно купить. На 16к как раз золотая середина, а на 10к стоит копейки.

Добавлено через 26 минут(ы):

По схеме...

Аттенюатор нужно заменить на PE4312, он же DAT31, он же PE4306. Это даже не обсуждается.

Согласование сопротивлений выхода УВЧ и входа АЦП, его нет. Нужно поставить сопротивление 50 Ом последовательно на выход УВЧ и транс 1:4, тогда получим на входе АЦП сопротивление 200 Ом и сможем расчитать дифференциальную RC цепочку (2*25 Ом + 12пф для 55МГц полосы) на входе АЦП, чтобы блокировать собственный СВЧ шум УВЧ, который может несколько раз складываться через высшие зоны Найквиста.

AD7801 можно заменить на операционник как в DDC Module 1 и сэкономить изрядно ног плисины.

Опорный генератор на 10 МГц должен быть, без него работа в цифре будет мучительной. Можно сделать как в Одиссее, с автопереключением и внешним входом. Сэкономив место на RF2420 и AD7801 это запросто можно сделать.

[Genadi Zawidowski]

мой проект - под q13.1 - revision что сейчас стоит текущим как раз вариант с выдачей 192 кило/2*32 на отдельный порт процессора. под 25к.

Проект тут https://188.134.5.254/browser/hfrece...runk/fpga_q131
Если улучшите, буду рад. У меня с .sdc проблема...

[UT4UBK]

Спасибо большое. Посмотрю обязательно, текущий проект выдаёт 192. Необходимы битрейты выше. В принципе, второй поток на сериализатор для второго приёмника можно гнать вместо hclk.он может работать и от bclk.
По поводу большое объёма фпга, заложил с запасом, чтобы можно было поместить второй приемник, или обзор всего диапазона, возможно дополнительную обработку. Например делать децимацию до 12 -24 килосэмплов параллельно, чтобы нё грузить процессор итд

У меня вопрос по цос. Какую лучше всего структуру дециматоров использовать до 12 24 ксэмплов? Я понимаю так, что гильберта лучше делать до децимации , чтобы повысить точность. Может как то это можно объединить? Как разбивать ступени с больших рейтов?

[rolin]

Sidoroffff, смотрите исходники этого проекта, там сделана децимация до 8к http://dl2stg.de/stefan/hiqsdr/fpga.html
Обзор всего диапазона делается элементарно и много места не занимает. Смотрите там же.

[UT4UBK]

Трансформатор 1÷4 уже едут, резистор можно поставить в текущий вариант. По аттенюатору поставил что было, где вы заказывали рекомендуемые ? Все изменения внесу во второй вариант, возможно поставлю 16 бит АЦП по конским ценам

[rolin]

Sidoroffff, 16 бит - это лишнее для такого проекта, как на мой взгляд.
Аттенюаторы можно купить в Китае, на Али. DAT-31 подороже, PE4306 дешевле.

По проекту, если по-хорошему, вам нужно иметь два приемника. Один будет выдавать 24к для декодирования, второй до 960 к для обзора и обзор всей полосы в дополнение.
Все вышеперечисленное вы сможете найти в исходниках проекта Одиссей. Полосу для обзора можно буферизировать и медленно гнать по SPI.

С такой конфигурацией вы сможете показывать любую полосу на дисплее и процессор будет чувствовать себя комфортно. Про задержки обработки не забывайте, они должны быть максимально низкими.

[UT4UBK]

У меня от 24 МГц с фпга тактируется звуковой кодек, процессор може сформировать опору только 12 кГц из 228 МГц опорной. Или шаманить с плл кодека. Тогда по ноге клока могу гнать второй поток. Может для обзора фурье делать на борту Фпга? 1024 оконный поместится ?

[rolin]

Sidoroffff, опору для процессора нужно брать с плл плис, тогда вы сможете избежать очень больших проблем с синхронизацией.
Я не знаю, есть ли в процессоре своя плл и какие у нее параметры и ограничения, но в идеале опорником процессора должен быть MCLK или BCLK шины I2S, то есть плисины.

Количество точек ФФТ должно быть в 2 - 4 раза больше, чем разрешение дисплея по горизонтали, такой ФФТ скорее всего просто не влезет в вашу плисину, особенно если там будут жить два независимых приемника.

[UT4UBK]

Какие проблемы с синхронизацией могут появиться? Spi сходу не заработал, пришлось переписывать на синхронную верстию с выделением фронтов по внутренним клокам.Я специально отнес фронтенд подальше от dsp и данные гоню по лвдс. Интересный эффект, касаюсь пальцем soc - появляются шумы. Думаю, радиатор не стоит на него ставить.