Детектор Тейло и ADC STM32

[R9OFG]

Genadi Zawidowski, имел ввиду так, по другому опишу

1 слой компоненты цифры, стмка, со своими проводниками, i2c, sai, usart, spi
2 слой земля
3 слой компоненты аналога, тейло, оу, фнч со своими проводниками

[Genadi Zawidowski]

Не считаю хорошей идеей (учтите, переходные отверстия сквозные в дешевых стеках предполагаются - в этом случае вторая сторона сильно мешает).
Экономия - три слоя вместо 4-х ?

[R9OFG]

Да. Но еще добавлю пункт 0:
0: изготавливать более чем два слоя плату. При 4-х слоях стек такой сверху вниз:

детали
проводники (сигнальные и земля)
земля
проводники
проводники

Геннадий, а на каком слое какие проводники цифра/аналог? И если еще размещать компоненты не только на верхнем слое, но и на нижнем?

[Genadi Zawidowski]

Естественно ВЧ по слою деталей стараюсь (автотрассировщик сам кратчайшим путём предпочитает).
По слоям цифра/аналог не выделял.
Ну какая разница, как пойдёт к микрофону проводник на паре сантиметров?
Ну или к наушникам - 15 сантиметров... никакой разницы.
Разумеется, петлять по плате не даю. Аналоговая земля микрофонного тракта - своя, но в виде проводников, соединяется с общей землёй в одном месте. Под dc-dc преобразователем свой полигон.

В аттаче - плата, фото которой выше было. Посмотрите по возможности как потроха выглядят.

[Vlad9]

https://www.youtube.com/watch?v=c-VAPqNBDRU&t=3506s Правда про СВЧ, но и для нас можно почерпнуть интересное.

[R9OFG]

Вот ещё наглядный познавательный эксперимент
https://youtu.be/v5gq1OV78H0?si=MY4g2nAIQeZzxlIW

[R9OFG]

Попробовал на четыре слоя развести цифровую часть, на сайтах производителей герберы без ошибок принимаются, цена адекватная.

SDR_DEV_STM32_v2.0.pdf



Слои в следующем порядке, верхний



Сигнальный



Земля



Нижний



В DipTrace можно сгенерировать сборочную вебку, в данном случае меткам компонентов нет места



Если смотреть на нижний слой, на нем внизу и слева, думаю разместить Тейло, ОУ и сишку, в таком случае линии на пины ацп стмки должны получиться минимальными

[sergejbelyj]

Виасы под "лапами"? Хм, диптрейс не ругается?

[R9OFG]

Виасы под "лапами"? Хм, диптрейс не ругается?

DipTrace сам их туда ставит, при перемещении дорожки на другой слой, а как тогда BGA разводить?!



Диаметр 0,2, да пишут, что может быть плохой контакт при большом диаметре виаса из-за затекания припоя, но не для данного варианта, не раз так делал на своих платах, проблем не было. Есть момент, если при пайке сильно перегреть такой пад, можно нарушить контакт между падом и виасом, но это надо постараться еще.

[R9OFG]

Посмотрите, в фильтре 4-го порядка Sallen Key конденсаторы разные и эквивалентные добротности соответственно тоже.
Не пренебрегайте и требованиями к GBW применяемых ОУ.

Вот по Вашему варианту ФНЧ 4 порядка на доступных номиналах конденсаторов NP0 в ЧД



В даташите на TS972 есть параметр GBP, минимальный 8,5МГц, типовой 12МГц